当前位置：文档之家 › 《计算机组成原理》设计性实验指导

《计算机组成原理》设计性实验指导

  • 格式：doc
  • 大小：1.02 MB
  • 文档页数：12

1 一、实验目的 深入了解教学计算机微程序控制器的组成和设计技术，包括Am2910器件的功能与具体用法，教学计算机的总体组成和部件之间的连接方法，总之应该深入理解控制器部件的组成、设计、控制与使用等诸项知识。 二、设备与环境 TEC-XP+教学机，微机一台，装有Windows XP、ISPLEVER、ispVM System等软

件。 三、实验内容 在现有的基本指令系统上，扩展2条指令。 四、实验步骤 1、 扩展的2条指令的格式及功能 写明2条指令的格式、功能、寻址方式、操作码编码、微程序步数、微程序入口地址。 2、 指令所对应的微程序 每条指令对应的微程序、以及每步（微指令）的功能及各字段值的意义 1、在叙述各字段意义时，先进行总的概述，然后按微指令分条描述其各字段的功能。 2、在第五项中，对结果要进行简单分析总结 3、在最后追加一个第六项，实验体会。 3、ABEL语言源程序编辑以及JED文件生成 m256c.abl源程序修改过程（10步）以及生成JED文件的整个操作过程 4、MACH编程 将JED文件下载到MACH器件的过程 五、编程验证及结果分析 编写一个验证程序，运行结果说明

附：（该部分做为写实验报告时的素材） 见下页 2

预备知识 一、运算器部分 表2-1 Am2901的9位控制码

表2-2 状态寄存器、最低进位输入、移位输入控制信号 二、微程序控制器的基本组成与实现 TEC-XP+教学计算机系统同时实现了微程序方案和组合逻辑方案的两种控制器，其总体组成如图2-5所示。从两种控制器的组成来看，都包括有程序计数器PC、指令寄存器IR、程序定序器Am2910以及MACH芯片四部分。PC是选用在运算器的通用寄存器组中的R5 3

实现的，图中用虚线表示。IR是选用两片8位的寄存器电路实现的，还用到一片传送IR低位字节内容到内部总线IB的开关门电路。Am2910芯片用来确定微指令的执行次序。MACH芯片是一片有130多个输入输出管脚、由一万个门电路组成的CPLD器件，其内部的线路组成和实现的功能都比较复杂。

图2-5 教学机计算机控制器的总体组成 （1）程序计数器PC可以在运算器内部完成加1运算功能，产生下一条相邻指令的地址；或者完成加一个相对转移的偏移量，产生相对转移指令的转移地址；或者直接接收一个16位的指令地址，用在程序调用或者跳转指令中。 （2）指令寄存器IR接收从内存储器读出并传送到内部总线IB的指令内容，其全部16位输出送MACH芯片的输入引脚，其低8位内容还可以经一个有三态功能的开关门送到内部总线IB。 （3）微程序定序器Am2910芯片用在微程序控制器中，用于以多种方式向控制存储器提供下一条微指令的地址，控制微指令的执行次序，解决的是指令执行步骤的衔接问题。 （4）两种控制器的主要功能线路都集中到一片高集成度CPLD器件(MACH芯片)中实现，在完成扩展指令的教学实验中，可以不对MACH芯片之外的电路作任何变动，全部操作都集中到修改描述MACH芯片功能的ABEL或VHDL语言的源程序代码、执行编译和下载操作以及运行调试这样几步工作。这是本教学计算机系统的一大显著特色，对降低学生的学习难度、简化修改和扩展控制器功能的操作、改善教学实验效果具有重要的作用。 从图2-5可以看到，MACH器件内部包含有微程序控制器中的控制存储器、微指令寄存器、映射指令操作码为微指令地址的MAPROM、产生微指令是否转移信号CC的SCCgal、实现微指令字中的下条微指令地址和MAPROM输出的下条微指令地址二者选其一的线路；包含有组合逻辑控制器的节拍发生器Timing和控制信号产生部件两部分线路；此外还实现了把两种控制器各自提供的32位控制信号进行二者选其一的功能。 与早期产品比较，本系统把用于中断实验的电路、对控制器控制信号译码的DC2和DC1电路、为运算器提供最低位进位输人信号、左右移位时提供给最高最低位的移位输入信号的电路也放到了MACH芯片之内实现，以尽量减少主板上中小规模电路的数量。 4

表2-3给出了由命令码I3～I0、条件输入/CC、条件允许/CCEN信号以及计数器当前值的组合决定的Am2910所完成的功能。 表2-4给出了Am2910条件转移时SCC的编码及功能。

表2-3 Am2910的功能

其中：注1 表示若测试失败则保持，否则就装数；图中/表示保持原内容不变。 表2-4 SCC编码及功能

 控制信号 (1) 对运算器的控制 23位控制信号，同23位微型开关内容: A3～A0，B3～B0，I8～I6，I5～I3，I2～I0 SST2～0，SSHSCI2～0 寄存器分配： R4：SP R5： PC 约定用法：R0：I/O指令约定使用，也是通用累加器 对内存和 I/O接口的读写 5

/MIO（0：有内存或串口读写，1：无） REQ（0：读写内存， 1：读写串行口） /WE（0：写操作， 1：读操作） M R W编码 功能

(2) 对内部总线和特定寄存器的控制 内部总线数据来源选择控制

专用寄存器接收控制 (3) 控制器提供的控制信号(微指令格式 ) TEC-2000 16位机基本指令流程 6

0→PC、关中断PC→AR、PC+1→PCMEM→IR

/MAP

12151719131416181A1C2024DR+SR→DR0405060708090A0B0C0D0E0F1011DR-SR→DRDR and SR→DRDR xor SR→DRDR-SRDR or SR→DRDR and SRSR→DRDR+1→DRDR-1→DRSHL DRSHR DR判断是否转移PC+OFFSET→PCSP-1→SP、ARSP→AR、SP+1→SPDR→ARSR→ARPC→AR、PC+1→PCPC→AR、PC+1→PCPC→AR、PC+1→PCSP→AR、SP+1→SPPORT→ARR0→IOIO→R0FLAG→MEMMEM→FLAG

MEM→DRSR→MEM

MEM→QMEM→PCSP-1→SP、AR

PC→MEM、Q→PC

转移不转移

加电启动,按RESET按钮000102

0330STR→Q、判中断

31PC→AR、PC+1→PC

伪中断处理，空操作3A

无中断

1B1D1E

1F23

21

22

有中断A组B、D组

D组B组

图7-4 16位机微程序基本指令流程框图图2-7 基本指令流程 . 加电启动时，执行 0->PC; . 接下来的两步，完成取指操作; . 按指令操作码，读出相应微指令; . 按指令具体功能,再分别用 1、2、3、4 步完成不同指令组的中各条指令的执行过程; . 最后检查中断请求信号，有请求时则响应中断，否则开始下一条指令的执行过程。

三、ABEL语言描述微程序控制器源程序 … DC1 = [DC1_2,DC1_1,DC1_0]; DC2 = [DC2_2,DC2_1,DC2_0]; D = [D7,D6,D5,D4,D3,D2,D1,D0]; Y = [Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0]; NXTADDR = [NXTADDR7,NXTADDR6,NXTADDR5,NXTADDR4,NXTADDR3, NXTADDR2,NXTADDR1,NXTADDR0]; GALSCC = [CI3,CI2,CI1,CI0,SCC3,SCC2,SCC1,SCC0]; all = [OUTER,SCI,SSH,I,SST,A,B,DC1,DC2]; ADD = (IR==[0,0,0,0,0,0,0,0]); SUB = (IR==[0,0,0,0,0,0,0,1]); 7

AND = (IR==[0,0,0,0,0,0,1,0]); OR = (IR==[0,0,0,0,0,1,1,0]); XOR_ = (IR==[0,0,0,0,0,1,0,0]); CMP = (IR==[0,0,0,0,0,0,1,1]); TEST = (IR==[0,0,0,0,0,1,0,1]); MVRR = (IR==[0,0,0,0,0,1,1,1]); INC = (IR==[0,0,0,0,1,0,0,1]); DEC = (IR==[0,0,0,0,1,0,0,0]); SHL = (IR==[0,0,0,0,1,0,1,0]); SHR = (IR==[0,0,0,0,1,0,1,1]); JR = (IR==[0,1,0,0,0,0,0,1]); JRC = (IR==[0,1,0,0,0,1,0,0]); JRNC = (IR==[0,1,0,0,0,1,0,1]); JRZ = (IR==[0,1,0,0,0,1,1,0]); JRNZ = (IR==[0,1,0,0,0,1,1,1]); JMPA = (IR==[1,0,0,0,0,0,0,0]); LDRR = (IR==[1,0,0,0,0,0,0,1]); LDPC = (IR==[1,0,0,0,1,0,0,1]); STRR = (IR==[1,0,0,0,0,0,1,1]); IN_ = (IR==[1,0,0,0,0,0,1,0]); OUT = (IR==[1,0,0,0,0,1,1,0]); PUSH = (IR==[1,0,0,0,0,1,0,1]); POP = (IR==[1,0,0,0,0,1,1,1]); PSHF = (IR==[1,0,0,0,0,1,0,0]); POPF = (IR==[1,0,0,0,1,1,0,0]); MVRD = (IR==[1,0,0,0,1,0,0,0]); CALA = (IR==[1,1,0,0,1,1,1,0]); RET = (IR==[1,0,0,0,1,1,1,1]);

MA00 = (Y==[0,0,0,0,0,0,0,0]); MA01 = (Y==[0,0,0,0,0,0,0,1]); MA02 = (Y==[0,0,0,0,0,0,1,0]); MA03 = (Y==[0,0,0,0,0,0,1,1]); MA04 = (Y==[0,0,0,0,0,1,0,0]); MA05 = (Y==[0,0,0,0,0,1,0,1]); MA06 = (Y==[0,0,0,0,0,1,1,0]); MA07 = (Y==[0,0,0,0,0,1,1,1]); MA08 = (Y==[0,0,0,0,1,0,0,0]); MA09 = (Y==[0,0,0,0,1,0,0,1]); MA0A = (Y==[0,0,0,0,1,0,1,0]); MA0B = (Y==[0,0,0,0,1,0,1,1]); MA0C = (Y==[0,0,0,0,1,1,0,0]); MA0D = (Y==[0,0,0,0,1,1,0,1]); MA0E = (Y==[0,0,0,0,1,1,1,0]);

合集下载

计算机组成原理实验指导

计算机组成原理实验指导

计算机组成原理实验指导0的原码不唯一：.定点小数 [+0]原 = 0.0 0[-0]原 = 1.0 0.整数 [+0]原 = 00 0[-0]原 = 10 0二. 补码表示整数的补码:[X]补为整数X 的补码，X 为任意整数，n 为整数的位数。

小数的补码：[X]补是小数X 的补码，X 为任意小数，2为模数。

+2 +1 0 -1 1≤[X]原<2 0≤[X]原<1性质1)0的补码唯一整数0 [+0]补= 00 0[-0]补= 2n+1-00...0 = 2n+1=00...0(mod 2n+1) 小数0 [+0]补= 0.00 0[-0]补= 2-0.00…0 = 2 =0.00…0 (mod2)设[X]补=XSXn-1Xn-2…X1X0，XS是补码的符号位，XS=0时，X 为正；XS=1时，X为负。

补码的表示范围是：.正整数2n>X≥0.负整数0≥X≥-2n整数X的补码可以写成：[X]补= 2n+1·XS + X三.反码表示整数反码的定义或[X]反= X (mod 2n+1-1)小数反码的定义为：或[X]反= X (mod 2-2-n)性质：(1) 0的反码不唯一，整数0[+0]反= 00 0[-0]反= (2n+1-1) + (-00…0) = 11…1(mod 2n+1-1)小数0[+0]反= 0.00 0[-0]反= 2 - 2-n - 0.00…0 = 1.1…1(mod 2-2-n)(2) 反码与补码的关系根据定义，当X为正数时，[X]补= [X]反；当X为负整数时，[X]补= [X]反+ 1 ；当X为n位负小数时，[X]补= [X]反+ 2-n实验要求:根据以上的理论知识,用Visual C++编写一个求一个字节的整数和小数的原码,反码,补码程序。

要求：所有的数据用二进制来实现，整数和小数分别处理，要有友好的操作界面。

实验二、数据校验码实验理论知识数据校验的实现原理：数据校验码是在合法的数据编码之间，加进一些不允许出现的(非法的)编码，使合法的数据编码出现错误时成为非法编码。

【VIP专享】计算机组成原理实验指导及答案

【VIP专享】计算机组成原理实验指导及答案

计算机组成原理实验指导 实验一 运算器实验
一、实验目的
⒈ 掌握简单运算器的数据传输方式。 ⒉ 验证运算功能发生器(74LS181)及进位控制的组合功能。
二、实验要求
完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元的运用。
三、实验原理
实验中所用的运算器数据通路如图 7-1-1 所示。其中运算器由两片 74LS181 以并/ 串形式构成 8 位字长的 ALU。运算器的输出经过一个三态门(74LS245)以 8 芯扁平线方 式和数据总线相连，运算器的 2 个数据输入端分别由二个锁存器(74LS273)锁存，锁存器 的输入亦以 8 芯扁平线方式与数据总线相连，数据开关(INPUT DEVICE)用来给出参与运 算的数据，经一三态门(74LS245)以 8 芯扁平线方式和数据总线相连，数据显示灯(BUS UNIT)已和数据总线相连，用来显示数据总线内容。
图 7-1-1 运算器电原理图 图 7-1-1 中 T2、T4 为时序电路产生的节拍脉冲信号，通过连接时序启停单元时钟信 号“ ”来获得，剩余均为电平控制信号。进行实验时，首先按动位于本实验装置右中
6.培养学生观察、思考、对比及分析综合的能力。过程与方法1.通过观察蚯蚓教的学实难验点，线培形养动观物察和能环力节和动实物验的能主力要；特2征.通。过教对学观方察法到与的教现学象手分段析观与察讨法论、，实对验线法形、动分物组和讨环论节法动教特学征准的备概多括媒，体继课续件培、养活分蚯析蚓、、归硬纳纸、板综、合平的面思玻维璃能、力镊。子情、感烧态杯度、价水值教观1和.通过学理解的蛔1虫.过观适1、察于程3观阅 六蛔寄.内列察读 、虫生出蚯材 让标容生3根常蚓料 学本教活.了 据见身： 生，师的2、解 问的体巩鸟 总看活形作 用蛔 题线的固类 结雌动态业 手虫 自形练与 本雄学、三： 摸对 学动状习人 节蛔生结4、、收 一人 后物和同类 课虫活构请一蚯集 摸体 回并颜步关 重的动、学、蚓鸟 蚯的 答归色学系 点形教生生让在类 蚓危 问纳。习从 并状学理列学平的害 题线蚯四线人 归、意特出四生面体以形蚓、形类 纳大图点常、五观玻存 表及动的鸟请动文 本小引以见引、察璃现 ，预物身类 3学物明 节有言及的、导巩蚯上状 是防的体之生和历 课什根蚯环怎学固蚓和， 干感主是所列环史 学么据蚓节二样生练引牛鸟 燥染要否以举节揭 到不上适动、区回习导皮类 还的特分分蚯动晓 的同节于物让分答。学纸减 是方征节布蚓物起 一，课穴并学蚯课生上少 湿法。?广的教， 些体所居归在生蚓前回运的 润；4泛益学鸟色生纳.靠物完的问答动原 的4蛔，处目类 习和活环.近在成前题蚯的因 ？了虫以。标就 生体的节身其实端并蚓快及 触解寄上知同 物表内特动体结验和总利的慢我 摸蚯生适识人 学有容点物前构并后结用生一国 蚯蚓在于与类 的什，的端中思端线问活样的 蚓人飞技有 基么引进主的的考?形题环吗十 体生行能着 本特出要几变以动，境？大 节活的1密 方征本“特节化下物.让并为珍 近习会形理切 法。课生征有以问的小学引什稀 腹性态解的 。2课物。什游题主.结生出么鸟 面和起结蛔关观题体么戏：要利明蚯？类 处适哪构虫系察：的特的特用确蚓等 ，于些特适。蛔章形殊形征板，这资 是穴疾点于可虫我态结式。书生种料 光居病是寄的们结构，五小物典， 滑生？重生鸟内学构，学、结的型以 还活5要生类部习与.其习巩鸟结的爱 是如原活生结了功颜消固类构线鸟 粗形何因的存构腔能色化练适特形护 糙态预之结的，肠相是系习于点动鸟 ？、防一构现你动适否统。飞都物为结蛔。和状认物应与的行是。主构虫课生却为和”其结的与题、病本理不蛔扁的他构特环以生？8特乐虫形观部特8征境小理三页点观的动位点梳相组等、这；，哪物教相，理适为方引些2鸟，育同师.知应单面导鸟掌类结了；？生识的位学你握日构解2互.。办特生认线益特了通动手征观识形减点它过，抄；察吗动少是们理生报5蛔？物，与的解.参一了虫它和有寄主蛔与份解结们环些生要虫其。蚯构都节已生特对中爱蚓。会动经活征人培鸟与飞物灭相。类养护人吗的绝适这造兴鸟类？主或应节成趣的为要濒的课情关什特临？就危感系么征灭来害教；？；绝学，育，习使。我比学们它生可们理以更解做高养些等成什的良么两好。类卫动生物习。惯根的据重学要生意回义答；的3.情通况过，了给解出蚯课蚓课与题人。类回的答关：系线，形进动行物生和命环科节学动价环值节观动的物教一育、。根教据学蛔重虫点病1.引蛔出虫蛔适虫于这寄种生典生型活的线结形构动和物生。理二特、点设；置2.问蚯题蚓让的学生生活思习考性预和习适。于穴居生活的形态、结构、生理等方面的特征；3.线形动物和环节动物的主要特征。
计算机组成原理运算器组成实验指导书

计算机组成原理运算器组成实验指导书

实验一运算器组成实验（一）算术逻辑运算实验一、实验目的1. 掌握简单运算器的数据传送通路。

2. 验证运算功能发生器（74LS181）的组合功能。

二、实验设备TDN-CM+计算机组成原理教学实验系统一台，排线若干。

三、实验内容1.实验原理实验中所用的运算器通路如图1-1所示。

其中运算器由两片74LS181以并/串形式构成8位字长的ALU。

运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。

图1-1 运算器数据通路图2.图中已将用户需要连接的控制信号用圆圈标明（其他实验相同，不再说明），其中除T4为脉冲信号，其他均为电平信号。

由于实验电路中的时序信号均已连至“W/R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。

3.实验步骤1．按图1-2连接实验电路并检查无误。

图中将用户需要连接的信号线（其它实验相同，不再说明）。

2．开电源开关。

3．用输入开关向暂存器 DR1 置数。

①拨动输入开关形成二进制数 01100101（或其它数值）。

（数据显示灯亮为 0，灭为1）。

②使 SWITCH UNIT 单元中的开关 SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）、LDDR1=1、LDDR2=0。

计算机组成原理实验指导书

计算机组成原理实验指导书

计算机组成原理实验指导书计算机组成原理实验指导书目录实验一8位算术逻辑运算实验1实验二带进位控制8位算术逻辑运算实验5实验三16位算术逻辑运算实验8实验四移位运算器实验12实验五存储器实验14实验六微控制器实验17实验七基本模型机的设计与实现25实验前说明本章将详细介绍每个实验的实验目的、实验原理、软硬件的设计方法等，在实验前实验者必须重温计算机组成原理前序课程《数字逻辑》，它是完成本章实验的基础。

通过本章实验让实验者加深对所学课程的理论知识的理解，力图使实验者的实验动手能力与综合能力进一步提高，同时可以完成对学生阅读计算机硬件逻辑图的综合培训。

在DVCC系列实验计算机上进行实验时，部分实验线路需要实验者自己连接，连接时，单个信号线相连时，选用单股实验导线，根据实验中的连线要求，将对应信号线相连；多个信号线相连时，选用排线（4芯、5芯、6芯、8芯），根据实验中的连线要求，将对应的信号插座连接起来，凡是多芯信号插座，都用一个白色小圆点作为第一脚的标志，只要一对一就行。

做实验前跳线设置：（1）、J20，J21，J22，ZI2,CN4CN0接上短路片，（2）、JJ23，J24，J25，J26接左边；（3）、J27,J28右边；（4）、J29不接；（5）、JA1，JA2，JA3，JA4置“高阻”；（6）、JA5置“接通”；（7）、JA6置“手动”；（8）、JA8置“微程序”实验一8位算术逻辑运算实验一、实验目的1、掌握简单运算器的数据传送通路组成原理。

2、验证算术逻辑运算功能发生器74LS181的组合功能。

二、实验内容1、实验原理实验中所用的运算器数据通路如图3－1所示。

其中运算器由两片74LS181以并/串形成8位字长的ALU构成。

运算器的输出经过一个三态门74LS245(U33)到内部数据总线BUSD0～D7插座BUS1～2中的任一个（跳线器JA3为高阻时为不接通），内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。