当前位置：文档之家 › FPGA实验报告实验

FPGA实验报告实验

  • 格式：doc
  • 大小：79.00 KB
  • 文档页数：12

西南科技大学实验报告课程名称：基于FPGA的现代数字系统设计实验名称：基于HDL十进制计数、显示系统设计姓名：学号:班级：通信1301指导教师：刘桂华西南科技大学信息工程学院制基于HDL十进制计数、显示系统设计一、实验目的1、掌握基于语言的 ISE 设计全流程；2、熟悉、应用 VerilogHDL描述数字电路；3、掌握基于 Verilog的组合和时序逻辑电路的设计方法；4、掌握 chipscope 片内逻辑分析仪的使用与调试方法。

二、实验原理1、实验内容：设计具有异步复位、同步使能的十进制计数器，其计数结果可以通过七段数码管、发光二极管等进行显示。

2、模块端口信号说明：输入信号：Clk_50m ---系统采样时钟clk -------待计数的时钟clr ---------异步清零信号，当 clr=0，输出复位为 0，当clr=1，正常计数ena---------使能控制信号，当 ena=1，电路正常累加计数，否则电路不工作输出信号：q[6：0]---------驱动数码管，显示计数值的个位cout -----------1bit 数据，显示计数值向十位的进位COM-----------共阳级数码管,公共端（接地，参考开发板原理图3、以自顶向下的设计思路进行模块划分：整个系统主要设计的模块是：十进制计数模块和数码管驱动模块，由于实验板的按键为实现硬件防抖，则需要将按键输入的时钟 clk，先通过消抖模块消抖后，再输出至后续使用。

1）十进制计数器模块设计输入: CLK -------待计数的时钟CLR ---------异步清零信号，当 CLR =0，输出复位为0，当 CLR =1，正常计数。

EN---------使能控制信号，当 EN=1，电路正常累加计数，否则电路不工作输出： SUM[3:0]---------- 计数值的个位。

即，在 CLK 上升沿检测到SUM=9 时，SUM 将被置 0，开始新一轮的计数。

tc ------------计数值的十位进位，即：只有在时钟 CLK 上升沿检测到 SUM=9 时，TC将被置 1，其余情况下 TC=0;在设计中可以使用always， if-else-if语句实现，设计中注意不要在两个以上的always 模块中对同一个变量进行赋值，否则会产生多重赋值源（multi-source）的问题。

2）数码管显示驱动模块（）输入：input4[3:0] -------待显示的数值输出：out7[6:0] ----------驱动数码管的七位数值（注意下表中 out 的对应位）3）消抖模块（1）按键抖动的产生原因：通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。

因而在闭合及断开的瞬间均伴随有一连串的抖动，为了不产生这种现象而作的措施就是按键消抖。

（2）本次实验提供的消抖模块简介电平检查模块：检测输入的按键是否被按下或者释放，并分别将H2L_Sig,L2H_Sig拉高，并随后拉低，给出按键的操作信息。

延时模块：对输入的信号变化时刻进行计时并观察信号的变换情况，对输出端口进行恰当地赋值实验资料中将给出消抖模块设计源代码。

对模块的具体设计细节不需理解，消抖模块不要求仿真三、实验步骤1、创建工程。

为工程，为工程命名、指定存储路径个文件夹。

2、计数器及数码管驱动模块设计创建VHD模块文件，对各个模块进行设计（1）计数器模块代码编写module cnt10(clk,clr,en,sum,tc);input clk,clr,en;output reg [3:0] sum;output tc;assign tc=(sum==4'b1111);always @(posedge clk ,negedge clr)beginif(~clr) sum<=4'b0000;else if(en) begin sum=sum+1'b1;if(sum==4b'1010) sum<=4b'0000; end else sum<=sum;endendmodule（2）数码管驱动模块代码编写module led(input [3:0] input4,output reg [6:0] out7);always @(input4)begincase(input4)4'd0:out7=7'h01;4'd1:out7=7'h4f;4'd2:out7=7'h12;4'd3:out7=7'h06;4'd4:out7=7'h46;4'd5:out7=7'h24;4'd6:out7=7'h20;4'd7:out7=7'h0f;4'd8:out7=7'h00;4'd9:out7=7'h04;default out7=7'h0;endcaseendendmodule（3）c nt10与led模块的组合module top_2(clk,clr,ena,tc,out7);input clk,clr,ena;output tc;output [6:0] out7;wire [3:0] sum;cnt10 cnt(clk,clr,ena,sum,tc);led led1(sum,out7);endmodule（4）综合仿真首先对计数器和数码管驱动两个模块进行综合，无误后编写测试激励文件，进行仿真。

激励文件及仿真结果如下：得到正确的仿真图形后进行这两个模块组合的综合，创建激励文件，进行仿真。

激励文件与仿真结果如下：3、拷贝消抖模块代码：，，，组合完成消抖模块。

4、将消抖模块，十进制计数器，数码管驱动模块组合为一个系统。

编写代码如下：module seg_top(clk_50M,clk,clr,ena,out,cout,com);input clk_50M,clk,clr,ena;output com,cout;output [6:0] out;wire clk_out;assign com=0;debounce_module u3(clk_50M,clr,clk,clk_out);top_2 top2(clk_out, clr,ena,cout,out);endmodule然后进行顶层综合。

5、引脚锁定根据引脚锁定表，编写约束文件，如下：6、综合报告阅读综合结果报告，记录其中关于时钟频率、资源消耗等关键数据如下：7、顶层模块完成后，双击 Implement Design，进行布局布线，双击Generate Programming File 生成下载文件，双击 Configure Target Device，按照提示完成下载。

8、下载后，改变拨动开关和按键，观察结果。

9、使用 chipscope 片内逻辑分析仪对设计进行硬件调试，验证设计是否正确。

掌握该调试方法和调试步骤。

四、实验结果及分析1、对计数器时序图分析：当clr为低电平时（复位信号采用低电平有效），计数器输出0000，当clk, en（高电平有效）为高电平时，计数器开始正常计数，时钟信号每来一个上升沿，sum输出端口从0000增加到1001，进位tc变为为1，再来一个上升沿后，tc变为0，sum又从0000开始计时。

显然时序图符合预期功能，故功能仿真正确。

2、对数码管驱动时序图分析：当输入信号从0000变化到1001时，输出信号对应于数码管真值表中输出的变化。

显然功能仿真正确。

3、对数码管驱动与计数器的组合模块时序图分析：当输入复位信号en为高电平,clr 为高电平时，每来一个时钟信号，输出out7也变化一次，且变化与数码管驱动真值表中输入从一到十变化时的输出变化一致。

功能仿真真确。

五、实验思考题解答(实验指导书要求的思考题)1、如何用两个或一个 always 实现十进制计数模块？写出相应代码。

module cnt10(clk,clr,en,sum,tc );input clk,clr,en;output reg [3:0] sum;output tc;assign tc=(sum==4'b1111);always @(posedge clk ,negedge clr)beginif(~clr) sum<=4'b0000;else if(en) begin sum=sum+1'b1;if(sum==4b'1010) sum<=4b'0000; endelse sum<=sum;endendmodule2、如何用always，或 assign实现数码管的驱动设计？写出相应代码。

module led(input [3:0] input4,output reg [6:0] out7);always @(input4)begincase(input4)4'd0:out7=7'h01;4'd1:out7=7'h4f;4'd2:out7=7'h12;4'd3:out7=7'h06;4'd4:out7=7'h46;4'd5:out7=7'h24;4'd6:out7=7'h20;4'd7:out7=7'h0f;4'd8:out7=7'h00;4'd9:out7=7'h04;default out7=7'h0;endcaseendendmodule3、比较实验一与实验二的实验过程，说明原理图输入法与 HDL输入法的不同的应用环境。

实验一中应用的是原理图完成十进制计数器的数显，工作量相对较大，需要绘制8张原理图，其中还不包扩消抖模块。

所以原理图设计适合相对简单的电路，门电路较少的电路。

而实验二应用HDL语言描述要完成的功能，对于较复杂的电路设计起来相对简单，所以HDL 语言设计比较复杂的电路。

门电路很多的电路。

4、CHIPSCOPE 调试和仿真有何区别？modelsim是写好代码后，对设计的功能进行全面的仿真，检查设计中的问题，不涉及FPGA硬件chipscope是个调试阶段的调试工具，只能检查局部，部分"出问题“的地方的检验，必须涉及FPGA硬件六、体会1、实验过程中对verrilog语言有了进一步的熟悉，对ISE设计流程有了更深入的理解与认识。

2、Verilog 硬件描述语言和c语言或其他编程语言有着一些相似的地方，但是也存在很大差异。

合集下载

fpga 实验报告

fpga 实验报告

fpga 实验报告FPGA实验报告引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和嵌入式系统开发中。

本实验报告旨在介绍FPGA的基本原理、应用领域以及实验过程和结果。

一、FPGA的基本原理FPGA由可编程逻辑单元（PLU）和可编程互连资源（ICR）组成。

PLU是FPGA 的核心，由逻辑门、寄存器和查找表等组成，通过编程可以实现不同的功能。

ICR用于连接PLU之间的信号线，实现不同模块之间的通信。

FPGA的可编程性使其具有灵活性和可重构性，适用于多种应用场景。

二、FPGA的应用领域1. 数字电路设计：FPGA可以实现各种数字电路，如逻辑门、加法器、乘法器等。

其可重构性使得电路设计师可以在硬件开发过程中进行快速迭代和调试，提高开发效率。

2. 通信系统：FPGA广泛应用于通信系统中的信号处理和协议转换等功能。

通过编程实现不同的通信协议，提高系统的兼容性和灵活性。

3. 图像处理：FPGA在图像处理领域有着广泛的应用。

通过并行计算的能力，可以实现实时图像处理和图像增强等功能，提高处理速度和效果。

4. 汽车电子：FPGA在汽车电子领域的应用越来越广泛。

例如，用于驾驶辅助系统、车载娱乐系统和车身控制等方面，提高汽车的安全性和性能。

三、实验过程和结果本次实验旨在设计一个简单的数字电路，并在FPGA上实现。

首先，我们使用HDL（Hardware Description Language）编写了一个4位二进制加法器的逻辑电路描述。

然后，使用FPGA开发工具将逻辑电路描述烧录到FPGA芯片中。

在实际操作中，我们按照实验指导书的步骤进行了硬件连线和编程配置。

通过FPGA开发工具提供的仿真功能，我们验证了逻辑电路的正确性。

在实际测试中，我们输入了两个4位的二进制数，并观察了输出结果。

实验结果表明，FPGA成功实现了4位二进制加法器的功能。

四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用领域。

可编程逻辑器件实验报告

可编程逻辑器件实验报告

一、实验目的通过本次实验，使学生掌握可编程逻辑器件（FPGA）的基本原理和操作方法，了解其结构特点和应用领域。

通过实验，培养学生动手实践能力和创新意识，提高学生运用FPGA进行数字系统设计和验证的能力。

二、实验原理可编程逻辑器件（FPGA）是一种高度集成的数字电路，具有可编程性、可扩展性和可重用性。

FPGA主要由可编程逻辑单元、可编程互连资源、时钟管理单元、I/O单元等组成。

通过编程，用户可以根据自己的需求定制FPGA内部逻辑结构，实现各种数字电路功能。

FPGA编程通常采用硬件描述语言（HDL），如VHDL或Verilog。

HDL描述了电路的功能和结构，通过编译和综合，生成FPGA内部的逻辑资源分配和互连关系。

实验中，我们将使用Quartus II软件进行FPGA编程和仿真。

三、实验内容1. FPGA基础操作（1）安装Quartus II软件，熟悉软件界面和基本操作。

（2）搭建FPGA实验平台，包括FPGA开发板、电源、连接线等。

（3）将FPGA开发板连接到计算机，进行硬件初始化和配置。

2. FPGA编程（1）使用VHDL或Verilog语言编写实验程序，实现简单的数字电路功能，如全加器、编码器、译码器等。

（2）将编写好的程序导入Quartus II软件，进行编译和综合。

（3）观察编译报告，检查程序语法错误和资源占用情况。

（4）进行仿真，验证程序功能是否正确。

3. FPGA下载与验证（1）将编译后的程序下载到FPGA芯片中。

（2）使用示波器或逻辑分析仪等工具，观察FPGA输出的波形，验证程序功能。

（3）根据实验要求，修改程序参数，优化电路性能。

四、实验步骤1. 搭建实验平台（1）将FPGA开发板连接到计算机，确保所有连接线正确。

（2）检查电源电压，确保FPGA芯片供电正常。

2. 编写程序（1）打开Quartus II软件，创建新工程。

（2）选择合适的HDL语言，编写实验程序。

（3）保存程序，并添加到工程中。

fpga实验报告

fpga实验报告

fpga实验报告FPGA实验报告引言随着科技的发展和计算机应用的广泛应用，人们对于计算机硬件的需求也越来越高。

在这个背景下，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，被广泛应用于数字电路设计和嵌入式系统开发。

本篇文章将就FPGA的基本原理、实验设计和实验结果进行探讨。

一、FPGA的基本原理FPGA是一种可编程逻辑器件，它由一系列可编程逻辑单元（PLU）和可编程互连资源（PIM）组成。

PLU可以根据用户的需求进行编程，实现不同的逻辑功能。

PIM则用于连接不同的PLU，构成用户所需的电路结构。

FPGA的可编程性使得它能够根据不同的应用需求进行灵活的配置和重构，具有很高的可扩展性和适应性。

二、FPGA实验设计在FPGA实验设计中，我们通常需要进行电路设计、编程和仿真等步骤。

1. 电路设计FPGA实验中的电路设计是实验的核心环节。

我们需要根据实验要求，设计出符合要求的逻辑电路。

在设计过程中，我们可以使用硬件描述语言（HDL）如Verilog或VHDL来描述电路结构和功能。

通过对电路进行分析和优化，我们可以得到满足实验要求的电路设计。

2. 编程在电路设计完成后，我们需要将电路设计转化为FPGA可识别的编程文件。

这一步骤通常使用专门的软件工具来完成，如Xilinx ISE或Quartus II。

通过这些软件工具，我们可以将电路设计转化为FPGA可执行的bit文件。

3. 仿真在将编程文件下载到FPGA之前，我们通常需要进行仿真验证。

通过仿真，我们可以验证电路设计的正确性和性能。

仿真可以帮助我们发现潜在的问题和错误，从而提前解决，确保实验的顺利进行。

三、FPGA实验结果在实验过程中，我们通过将编程文件下载到FPGA上，使其实现我们设计的逻辑电路。

通过实验，我们可以获得电路的输出结果，并对其进行验证和分析。

1. 输出验证通过与设计预期结果进行比对，我们可以验证电路的输出是否符合预期。

FPGA实验报告

FPGA实验报告

FPGA实验报告一、实验目的本次FPGA实验目的是通过使用FPGA开发板，了解FPGA的基本原理和应用，培养学生对数字电路设计的基本能力。

二、实验原理FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，通过在芯片中加入多个查找表、可编程互连和触发器等基本模块，使得用户可以根据实际需求程序设计芯片的逻辑功能和互连关系。

FPGA的主要优点是能快速更新设计并且重配置灵活，而且速度快、功耗低。

本次实验我们使用的FPGA开发板是Xilinx Spartan-6系列，采用的开发环境是Xilinx ISE Design Suite。

三、实验内容1.实验用到的器件及端口我们使用的FPGA开发板上有多个输入输出端口，如LED灯、开关、按键等。

其中LED灯作为输出端口，开关和按键作为输入端口。

实验中，我们通过控制开关的状态，来控制LED灯的亮与灭。

2.设计电路我们的实验电路主要由一个FPGA芯片、多个LED灯、多个开关和按键等组成。

具体设计如下：（插入电路图）3.编写代码我们使用Verilog语言来描述逻辑电路的功能，并将其编写成代码。

代码示例如下：module led_controllerinput wire CLK,input wire [3:0] SWITCH,output reg [7:0] LEDcase(SWITCH)endcaseendendmodule4.烧录代码通过Xilinx ISE Design Suite的工具链，将上述代码综合、实现、生成比特文件。

然后通过JTAG接口将比特文件烧录到FPGA芯片中。

5.实验结果实验结果是通过观察LED灯的亮灭情况来验证代码的正确性。

根据开关的不同状态，LED灯的亮灭也不同。

四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用，并且使用了Xilinx Spartan-6系列的开发板完成了LED控制的实验。

通过观察LED灯的亮灭情况，验证了我们编写的代码的正确性。