下载文档原格式
目录第1章前言 (1)1.1 摘要 (1)1.2 设计目的 (1)1.3 设计内容及要求 (1)第2章设计方案 (2)2.1 系统框图 (2)2．2主要芯片功能介绍 (2)2.2.1 四位二进制计数器74161介绍 (2)2.2.2七段显示译码器7448介绍 (3)2.3 工作原理 (4)第3章硬件设计 (5)3.1 单元电路设计 (5)3.2 总硬件电路图 (7)第4章仿真与试验 (8)4.1 仿真结果 (8)4.2 调试中遇到的问题 (8)第5章结论和体会 (9)第6章参考文献 (10)第1章前言1.1 摘要在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。
计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。
一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。
计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。
本十进制加法计数器是基于74161芯片而设计的，依靠传感器感应外界信号，传感器在感应范围内有物体时输出低电位，反之则是高电位。
当传感器的感应范围内有物体移过时，传感器电位由高到低再到高，出现上跳沿。
计数器会自动加一，并将在数码管上显示。
本十进制加法计数器有两位七段数码管。
可计数0~99个物体，并易于扩展。
该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。
1.2 设计目的1、综合运用相关课程中所学到的理论知识去独立完成某一设计课题；2、学习用集成触发器构成计数器的方法；3、进一步熟悉常用芯片和电子器件的类型及特性，并掌握合理选用器件的原则；5、初步了解电路设计、仿真的过程和方法；4、锻炼分析问题解决问题的能力；1.3 设计内容及要求1、具有2位10进制计数功能；2、利用传感器，不接触计数；3、每一个物体经过，计数器自动加1；4、具有显示功能；5、并用相关仿真软件对电路进行仿真。
1位十进制加法器vivado过程即刻走进Vivado的世界，我们将探索一种神奇而强大的数字逻辑设备——十进制加法器的设计。
首先，让我们明确一下什么是十进制加法器。
在计算机中，十进制加法器是一种用来执行十进制数字加法运算的电路。
与二进制加法器相比，十进制加法器需要处理更复杂的运算规则，因为我们在日常生活中使用十进制表示数字，而不是二进制。
在这个过程中，我们将使用Vivado，这是一种强大的集成开发环境（IDE），用于设计和开发FPGA（可编程逻辑门阵列）和ASIC（专用集成电路）等数字电子系统。
首先，我们需要创建一个新的Vivado项目。
在Vivado的主界面中，选择"Create New Project"选项，并按照指导完成项目设置。
请确保选择您所需的FPGA器件以及包含所需时钟频率和输入输出等信息。
完成项目设置后，我们需要添加一个新的设计文件。
在左侧"Flow Navigator"窗格中选择"Design Sources"选项，然后右键单击并选择"Add Sources"。
在弹出的对话框中选择"Add or create design sources"选项，并选择VHDL作为设计文件类型。
然后，选择一个适当的文件名，并点击"Finish"按钮。
接下来，我们需要为我们的设计编写VHDL代码。
VHDL是一种硬件描述语言，用于描述数字逻辑电路行为。
在我们的案例中，我们将编写用于实现十进制加法器功能的VHDL代码。
首先，让我们从创建所需的实体开始。
实体是描述一个数字逻辑电路的输入输出接口的VHDL构造。
为了创建我们的十进制加法器实体，我们需要声明输入和输出端口。
例如，我们可以声明两个4位的输入数字（A和B），以及一个5位的输出数字（Sum）。
接下来，我们需要在VHDL代码中定义内部信号和变量。
燕山大学课程设计说明书题目：十进制加法器学院（系）：电气工程学院年级专业：学号：学生姓名：指导教师：教师职称：燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。
年月日目录第一章设计说明 (3)1.1设计思路 (3)1.2模块介绍 (3)第二章电路原理图 (8)第三章波形图 (10)第四章管脚锁定 (11)第五章电路扩展 (12)1.1设计思路 (12)1.2模块介绍 (12)1.3扩展电路原理图 (15)1.4管脚锁定 (17)第六章总结 (18)参考文献 (19)燕山大学课程设计评审意见表 (20)第一章设计说明1.1设计思路：先分别用两个7485数值比较器，将加数及被加数分别与9比较，输出的结果再与输入值分别相与，便可设置加数和被加数，当加数和被加数超过9时均按0处理，此时用两个数码管显示加数与被加数。
用得到的加数和被加数通过一个全加器74283相加，74283得出的结果小于9时可以直接输出，大于9时则需要进行加6修正，按照该要求设计一个逻辑电路，将结果与第一个74283的结果通过第二个74283的求和，得出最终，然后将最终结果通过两个数码管分别显示十位和个位，这样便可得到所要求的十进制加法器。
1.2模块介绍：1．数值比较器：功能介绍：A1-A4，B1-B4为加数，被加数的二进制表示。
B0-B3（1001）为十进制数9。
7485为四位数值比较器。
7485比较器功能表及数值比较真值表为1，7485输出端通过一个或门输出为1，再同输入值相与，最右端所接的数码管则可显示该值；若输入值大于9，则ALBO和AEBO都为0.，通过或门输出为0，再同输入值相与，最右端所接的数码管显示为0。
2. 加数+被加数显示部分：功能介绍：比较器输出的数值分别赋予“1L1”“1L2”“1L3”“1L4”，“2L1”“2L2”“2L3”“2L4”，通过译码后输出到“DS4C”、“DS3C”数码管而显示。
单片机十进制加法计算器设计设计概述：1.输入部分设计为了实现数字输入功能，可以采用4x4矩阵键盘作为输入设备。
通过扫描键盘矩阵，可以检测用户按下的按键，并将相应的按键字符存储在单片机内部的缓冲区中。
键盘扫描需要使用外部中断或定时器中断，在按键被按下时触发中断程序进行扫描和存储。
2.计算部分设计为了进行数字加法运算，需要在单片机中定义变量来存储输入的数字，并使用适当的算法进行加法运算。
加法运算可以通过逐位相加的方式实现，先对个位数进行加法运算，再对十位数进行加法运算，以此类推，直到最高位数。
3.显示部分设计为了显示运算结果，可以使用数码管来显示数字。
数码管的选型可以选择共阳极或共阴极的数码管，具体选择要根据实际的需求和电路设计来确定。
单片机需要通过IO口控制数码管的显示，将运算结果转化为相应的数码管段码，并通过IO口输出给数码管进行显示。
4.输出部分设计为了实现结果的输出，可以选择将结果通过串口发送给上位机，或者通过并行接口输出给其他设备。
具体的接口选择要根据实际的需求和电路设计来确定。
设计步骤：1.确定硬件平台和单片机型号，根据单片机的外设资源选择合适的输入、输出和显示设备。
2.进行电路设计，包括键盘输入电路、按键检测电路、数码管显示电路和外部接口电路。
3.编写单片机的初始化程序，包括IO口初始化、定时器中断初始化和中断服务程序编写。
4.编写键盘扫描程序，实现对键盘输入的检测和字符存储。
5.编写数字加法运算程序，实现输入数字的加法运算和结果的存储。
6.编写数码管显示程序，将加法运算结果转化为数码管的段码并进行显示。
7.编写输出程序，将结果通过串口或并行接口输出给上位机或其他设备。
8.进行调试和测试，优化程序和电路设计，确保计算器的稳定性和准确性。
9.编写用户界面程序，实现菜单、输入和输出操作的交互。
设计思路：利用单片机的运算和控制能力来实现数字加法的功能，以实现单片机十进制加法计算器的设计。
通过键盘输入，将数字存储在单片机内部的变量中，并采用逐位相加的算法实现数字加法运算。
新疆大学课程设计报告所属院系：电气工程学院专业：电气工程课程名称：电子技术B课程设计设计题目：20进制加法计数器电路的设计班级：电气10-4班学生姓名：克依斯尔.卡合曼学生学号：20102101454指导老师: 王红琳努尔买买提完成日期：2014.01.13 —2014.01.2020进制加法计数器电路的设计1．设计目的（1）了解EDA技术的概念、发展及应用。
（2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计。
（3）学习MAX+PLUSⅡ软件的应用方法。
（4）应用EDA技术的设计方法完成（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ软件上仿真。
（5）需在实验室搭建电路验证并请认真按格式完成课程设计报告。
2．设计内容maxplus2MAX+PLUSII把这些设计转自动换成最终所需的格式。
其设计速度非常快。
对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。
设计处理一般在数分钟内完成。
特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。
EDA （Electronic Design Automation）EDA技术就是依靠功能强大的电子计算机，在EDA 工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子电路设计功能。
2.2 电路的分析（1）创建电路文本图：（3）20进制计数器的原理图：（4）原理图输出波形图：可见当LD信号为“1”是不管CLK信号是什么都不工作。
只要LD为“0”是才能正常工作。
文本原理图其功能表如下：输入输出MR P3 P2 P1 P0 Q3 Q2 Q1 Q01 ×××××××0 0 0 0× d c b a d c b a0 0×××××加计数0 110 1 1 ××××减计数实验接线图：(5)结束语利用MAXPLUS2仿真软件完成了20进制加法计数器原理图及波形仿真，仿真结果与预期相符，实现了20进制的加法。
课程设计(论文)任务书电气学院电力系统专业12（1 ）班一、课程设计(论文)题目：十进制加法计算器设计二、课程设计(论文)工作自2015年1 月12 日起至2015 年1月16 日止。
三、课程设计(论文) 地点: 电气学院机房10-303四、课程设计(论文)容要求：1．课程设计的目的（1）综合运用单片机原理及应用相关课程的理论知识和实际应用知识，进行单片机应用系统电路及程序设计，从而使这些知识得到进一步的巩固，加深和发展；（2）熟悉和掌握单片机控制系统的设计方法，汇编语言程序设计及proteus 软件的使用；（3）通过查阅图书资料、以及书写课程设计报告可提高综合应用设计能力，培养独立分析问题和解决问题的能力。
2．课程设计的容及任务课程设计容:利用单片机及一些外围电路设计一个简易的十进制加法计算器，硬件电路设计大概主要包括：键盘电路，显示电路以及复位电路和晶振电路。
软件方面的设计主要包括：LED显示程序设计、数值送显示缓存程序设计、读键子程序设计、运算程序的设计。
课程设计任务：设计一个键盘显示装置，键盘上除了定义0~9共10个数字键外，还要相应的功能健，其它键不定义无响应。
利用此系统可分别输入十进制被加数和加数，实现两个数相加并将结果以十进制形式显示出来。
3.课程设计说明书编写要求（1）设计说明书用A4纸统一规格，论述清晰，字迹端正，应用资料应说明出处。
（2）说明书容应包括（装订次序）：题目、目录、正文、设计总结、参考文献等。
应阐述整个设计容，要重点突出，图文并茂，文字通畅。
（3）报告容应包括方案分析;方案对比;整体设计论述;硬件设计（电路接线，元器件说明，硬件资源分配）;软件设计（软件流程，编程思想，程序注释，）调试结果;收获与体会;附录（设计代码放在附录部分，必须加上合理的注释）（4）学生签名：2015年1月16 日课程设计(论文)评审意见（1）总体方案的选择是否正确；正确（）、较正确（）、基本正确（）（2）程序仿真能满足基本要求；满足（）、较满足（）、基本满足（）（3）设计功能是否完善；完善（）、较完善（）、基本完善（）（4）元器件选择是否合理；合理（）、较合理（）、基本合理（）（5）动手实践能力；强（）、较强（）、一般（）（6）学习态度；好（）、良好（）、一般（）（7）基础知识掌握程度；好（）、良好（）、一般（）（8）回答问题是否正确；正确（）、较正确（）、基本正确（）、不正确（）（9）程序代码是否具有创新性；全部（）、部分（）、无（）（10）书写整洁、条理清楚、格式规；规（）、较规（）、一般（）总评成绩优（）、良（）、中（）、及格（）、不及格（）评阅人：年月日摘要随着社会科技的发展和进步，计算器因其功能强大而早已成为人们日常生活中必不可少的工具，最简单的计算器就能实现简单的加减乘除运算，这让人们免去了复杂的计算过程，大大提高了工作效率。
设计名称：设计一个一位十进制加减法器 设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码： 实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B 。
若n 位二进制原码为N 原，则与它相对应的补码为N 补=2n -N 原，补码与反码的关系式为N 补=N 反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。
十进制数加减计算器的设计在计算机科学中，十进制数加减计算器是一种用于执行加法和减法运算的算术设备或程序。
普通的十进制计算器是我们日常生活中经常使用的工具，它们用于执行各种计算任务，例如做家庭预算、计算商品价格、统计和分析数据等。
一个十进制数加减计算器的设计需要考虑以下几个方面：界面设计、输入和输出处理、运算逻辑和错误处理。
下面将分别对这些方面进行详细阐述。
其次，输入和输出处理是一个重要的设计考虑因素。
计算器应该能够接受用户输入的数字，并将计算结果以可读性良好的方式输出给用户。
输入可以通过按键、虚拟键盘、语音识别等方式完成。
输出可以以图形界面、文本显示或语音输出的形式实现。
对于输入错误或超出了计算能力范围的操作，计算器应给出明确的错误提示，以帮助用户进行修正。
接下来是运算逻辑的设计。
十进制数的加减运算是基本的算术运算，它要求对两个数字进行对齐，并按位相加（减）。
设计一个高效的运算逻辑需要考虑以下几个方面：处理进位（或退位）、对齐和补位、处理小数部分、实现数字运算的正确性和一致性等。
计算器应能够正确地处理各种情况，例如负数加减、小数加减、连续多位数加减等。
最后是错误处理的设计。
计算器应该能够检测和处理用户输入中的各种错误，例如无效数字、超出范围、除以零等。
错误处理可以通过在界面上显示错误消息、发出声音提示或弹出对话框来完成。
此外，为确保计算器的稳定性和安全性，还需要进行输入验证和运行时错误处理，以防止恶意输入和运行时错误导致计算器崩溃或伤害用户的设备。
总结起来，设计一个十进制数加减计算器需要综合考虑界面设计、输入和输出处理、运算逻辑和错误处理等方面。
一个好的十进制数加减计算器应该具有易于使用和直观的界面，能够接受各种形式的用户输入，并能够对输入进行验证和处理。
它应能够正确地执行加法和减法运算，同时能够检测和处理各种错误情况。
通过合理的设计和实现，一个易用、高效和可靠的十进制数加减计算器将成为用户的得力助手，为用户提供准确和方便的计算服务。
