下载文档原格式
SI五款信号完整性仿真工具介绍(一)Ansoft公司的仿真工具现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。
高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。
目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。
Ansoft的信号完整性工具采用一个仿真可解决全部设计问题：SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。
该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。
该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。
它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。
仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。
(二)SPECCTRAQuestCadence的工具采用Sun的电源层分析模块：Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。
该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。
有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。
SIwave建模调整技术喻骏阿尔卡特朗讯上海贝尔无线产品部，桂桥路255号，上海，201206关键词：SIwave，建模，过孔调整，印制电路板, 3维电磁场分析摘要Ansoft公司的3维电磁场分析软件SIwave被用于印制电路板（PCB）的仿真。
如电源完整性，传输通道建模等等。
本文列出几种PCB建模调整方法。
这些方法来源于工程经验并能够缩短建模时间。
差分过孔的模型会被用于描述这些方法。
相关的参数调整如材料，叠层及过孔等等也会被介绍。
1.介绍PCB设计（Cadence公司的Allegro，Mentor公司的Expedition等工具完成的PCB设计）可以被到处为外部文件。
这些外部文件能够被导入到SIwave软件里并被转换成扩展名为.siw 的PCB模型。
通常一个完整的PCB可以被看成为叠层，元件封装，过孔，走线和金属平面的综合。
整个的PCB结构可以进行谐振的分析。
谐振分析是SIwave的一个重要功能。
另一个重要的功能是通道建模及参数提取（散射参数或者全波子电路）。
大部分PCB通道是微带线和带状线。
这些通道上或有过孔或者没有。
被提取的通道可以是单通道也可以是多通道。
图1: 在Siwave环境里的整个PCB模型现代芯片的速率发展得越来越块。
高速PCB存在于很多不同的领域如通讯，信息存储等。
对于高速PCB设计而言，全通道仿真工作是必要的。
如果仿真没有被实现，就会带来PCB 失败的可能性。
因为对于高速信号来说，通道上存在的反射，损耗及串绕带来了更大的影响。
仿真能够实现对叠层架构，介质材料，过孔尺寸等参数的评估判断。
一些商业软件能够构建3维电磁场分析模型并导出通道模型用于全通道仿真。
SIwave是专门应用于PCB领域的分析工具。
能够提供通道的S参数或者全波SPICE子电路。
通常有走线和过孔的PCB通道模型能够首先在PCB设计工具里设计出。
当通道结构需要被调整时（如走线换层），一些工作不得不在PCB设计工具及Siwave里面重做。
基于Cadence Allegro SI 16.3的信号完整性仿真信号完整性是指信号在信号线上的质量。
信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。
差的信号完整性不是由某一因素导致的，而是由板级设计中多种因素共同引起的。
特别是在高速电路中，所使用的芯片的切换速度过快、端接元件布设不合理、电路的互联不合理等都会引起信号的完整性问题。
具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。
信号完整性问题由多种因素引起，归结起来有反射、串扰、过冲和下冲、振铃、信号延迟等，其中反射和串扰是引发信号完整性问题的两大主要因素。
反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。
此时信号功率没有全部传输到负载处，有一部分被反射回来了。
在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。
如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。
根据负载阻抗和源阻抗的关系大小不同，反射电压可能为正，也可能为负。
如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。
如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。
一般布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。
另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。
串扰是相邻两条信号线之间的不必要的耦合，信号线之间的互感和互容引起线上的噪声。
因此也就把它分为感性串扰和容性串扰，分别引发耦合电流和耦合电压。
当信号的边沿速率低于1ns时，串扰问题就应该考虑了。
如果信号线上有交变的信号电流通过时，会产生交变的磁场，处于磁场中的相邻的信号线会感应出信号电压。
一般PCB板层的参数、信号线间距、驱动端和接收端的电气特性及信号线的端接方式对串扰都有一定的影响。
ANSYS SIwave 2023概述ANSYS SIwave 2023是一款强大的电磁仿真软件，能够帮助工程师在电子系统设计过程中进行高频电磁分析。
通过SIwave，工程师可以评估信号完整性、功率完整性和电源完整性，以确保设计在各种应用场景下的稳定性和性能。
功能特点1. 高频电路仿真ANSYS SIwave 2023支持高频电路仿真，能够准确模拟电路元件、导线、PCB板和芯片等高频设备的工作情况。
通过电磁仿真分析，工程师可以预测信号完整性、干扰和噪声等因素对电子系统的影响，从而优化设计方案。
2. 电源完整性分析SIwave提供了强大的电源完整性分析功能，可以评估设计中电源系统的稳定性。
工程师可以通过模拟电源电流分布、噪声和电压降等参数，找出潜在的问题并采取相应的措施进行优化。
3. 信号完整性分析在高速电路中，信号完整性对系统的性能至关重要。
SIwave可以帮助工程师分析信号传输路径中的反射、串扰和时延等问题，提供精确的信号完整性分析结果。
通过优化信号传输路径，可以提高系统的稳定性和数据传输速率。
4. PCB 电磁兼容性分析对于复杂的PCB设计，电磁兼容性是一个重要的考虑因素。
SIwave可以对PCB中的电磁相互作用进行准确的建模和仿真，帮助工程师检测和解决潜在的干扰问题，提高系统的抗干扰能力。
5. PCB 热分析SIwave还支持热分析功能，可以模拟PCB中的热分布和热传导，帮助工程师预测和解决潜在的热问题。
通过优化散热设计，可以提高系统的可靠性和性能。
优势1. 高精度的模拟和仿真ANSYS SIwave 2023采用先进的数值计算和模拟技术，能够提供高精度的仿真结果。
工程师可以在设计的早期阶段就准确地评估电子系统的性能和稳定性，避免后期的设计调整和成本增加。
2. 综合的仿真分析SIwave集成了电磁仿真、信号完整性分析、电源完整性分析和热分析等多种功能，可以综合评估电子系统在不同方面的性能。
基于Cadence Allegro SI 16.3的信号完整性仿真信号完整性是指信号在信号线上的质量。
信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。
差的信号完整性不是由某一因素导致的，而是由板级设计中多种因素共同引起的。
特别是在高速电路中，所使用的芯片的切换速度过快、端接元件布设不合理、电路的互联不合理等都会引起信号的完整性问题。
具体主要包括串扰、反射、过冲与下冲、振荡、信号延迟等。
信号完整性问题由多种因素引起，归结起来有反射、串扰、过冲和下冲、振铃、信号延迟等，其中反射和串扰是引发信号完整性问题的两大主要因素。
反射和我们所熟悉的光经过不连续的介质时都会有部分能量反射回来一样，就是信号在传输线上的回波现象。
此时信号功率没有全部传输到负载处，有一部分被反射回来了。
在高速的PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。
如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。
根据负载阻抗和源阻抗的关系大小不同，反射电压可能为正，也可能为负。
如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。
如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。
一般布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。
另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。
串扰是相邻两条信号线之间的不必要的耦合，信号线之间的互感和互容引起线上的噪声。
因此也就把它分为感性串扰和容性串扰，分别引发耦合电流和耦合电压。
当信号的边沿速率低于1ns时，串扰问题就应该考虑了。
如果信号线上有交变的信号电流通过时，会产生交变的磁场，处于磁场中的相邻的信号线会感应出信号电压。
一般PCB板层的参数、信号线间距、驱动端和接收端的电气特性及信号线的端接方式对串扰都有一定的影响。
Cadence PCB SI仿真流程——孙海峰高速高密度多层PCB板的SI/EMC(信号完整性/电磁兼容)问题长久以来一直是设计者所面对的最大挑战。
然而，随着主流的MCU、DSP和处理器大多工作在100MHz以上(有些甚至工作于GHz级以上)，以及越来越多的高速I/O埠和RF前端也都工作在GHz级以上，再加上应用系统的小型化趋势导致的PCB 空间缩小问题，使得目前的高速高密度PCB板设计已经变得越来越普遍。
许多产业分析师指出，在进入21世纪以后，80%以上的多层PCB设计都将会针对高速电路。
高速讯号会导致PCB板上的长互连走线产生传输线效应，它使得PCB设计者必须考虑传输线的延迟和阻抗搭配问题，因为接收端和驱动端的阻抗不搭配都会在传输在线产生反射讯号，而严重影响到讯号的完整性。
另一方面，高密度PCB板上的高速讯号或频率走线则会对间距越来越小的相邻走线产生很难准确量化的串扰与EMC问题。
SI和EMC的问题将会导致PCB设计过程的反复，而使得产品的开发周期一再延误。
一般来说，高速高密度PCB需要复杂的阻抗受控布线策略才能确保电路正常工作。
随着新型组件的电压越来越低、PCB板密度越来越大、边缘转换速率越来越快，以及开发周期越来越短，SI/EMC挑战便日趋严峻。
为了达到这个挑战的要求，目前的PCB设计者必须采用新的方法来确保其PCB设计的可行性与可制造性。
过去的传统设计规则已经无法满足今日的时序和讯号完整性要求，而必须采取包含仿真功能的新款工具才足以确保设计成功。
Cadence的Allegro PCB SI提供了一种弹性化且整合的信号完整性问题解决方案，它是一种完整的SI/PI(功率完整性)/EMI问题的协同解决方案，适用于高速PCB设计周期的每个阶段，并解决与电气性能相关的问题。
Allegro PCB SI信号完整性分析的操作步骤，就是接下来将要介绍的。
一、Allegro PCB SI分析前准备：1、准备需要分析的PCB，如下图；2、SI分析前的相关设置，执行T ools/Setup Advisor,进入Database Setup Advisor 对话框，进行SI分析前的设置；（1）设置PCB叠层的材料、阻抗等，点击Edit Cross section，进入叠层阻抗等设置界面。
1 SI仿真介绍信号完整性（SIGNAL INTEGRITY简称SI）是指信号在电路中以正确的时序和电压作出响应的能力。
由于信号速率的提高，信号在板级的整个传输链路不再是集中参数，如传输线、过孔、器件封装焊盘、连接器等都要看成分布参数，这些分布参数会造成信号的延时、阻抗不匹配引起的信号反射、速率提高造成的趋肤损耗增大、PCB板材的介电损耗增大等等，这些高速效应均会给信号质量带来一系列恶化影响，如过冲、振铃、非单调性、噪声裕量减小、上升下降沿变缓、眼图恶化、抖动加大等等，最终会导致误码、系统不稳定等多种产品问题。
1.1 SI仿真内容SI仿真分为前仿真和后仿真，主要对DDR和NAND FLASH的信号完整性进行仿真，具体内容包括过冲、振铃和眼图三方面。
过冲：过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。
振荡：振荡和过冲在本质上是相同的，在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。
振荡是电路中因为反射而产生的多余能量无法被及时吸收的结果。
振荡根据表现形式可分为振铃和环绕振荡。
振铃为欠阻尼振荡,而环绕振荡为过阻尼振荡。
眼图：指利用实验的方法估计和改善（通过调整）传输系统性能时在示波器上观察到的一种图形。
眼图的成因：由于示波器的余辉作用，扫描所得的每一个码元波形将重叠在一起，从而形成眼图。
阈值电压(Threshold V oltages-V_high_ref and V_low_ref)示波器开始/停止测量的电压，如下图所示：V_high：信号的额定高电平（或最高电压）；V_high_ref：信号高电平的参考电压（80% V_high）；V_low:信号的低电平（或最低电压）；V_low_ref：信号低电平的参考电压（V_low+20%V_high）。
如图1所示：图1T su：信号建立时间；T h：信号保持时间。
信号传输时差：T_high：在眼图中信号高电平所经历的时差（如图2中菱形框中上部分实线横杠所示）T_low：在眼图中信号高电平所经历的时差（如图2中菱形框中下部分实线横杠所示）V_highV_high_refV_low_refV_lowT_highT_lowe y e d i a g r a m图21.2 仿真工具HyperLynx V8.0。
信号完整性与电源完整性的仿真分析与设计李荔博士leo_le@安捷伦科技1简介信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。
在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。
通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。
而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。
电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。
同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。
通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。
图一是一个典型背板信号传输的系统示意图。
本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。
从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。
1001010…图1 背板信号传输的系统示意图在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。
而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。
为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。
2 版图完整性问题、分析与设计上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。
Allegro Sigrity PI Solution （电源完整性）解决方案Allegro Sigrity PI solution（电源完整性）提供了可扩展、高性价比的预布局及布局后系统PDN设计和分析环境，包含电路板、封装和系统级的初阶及进阶分析。
Allegro Sigrity PI Base与Cadence PCB和IC封装layout编辑器、Cadence Allegro Design Authoring紧密集成，实现了PCB和IC封装设计从前端至后端的约束驱动PDN设计。
Allegro Sigrity PI solution（电源完整性）可帮助设计工程师在整个设计过程中解决PDN问题，包括设计密度增加、数据吞吐率加快、产品设计时间缩减等设计挑战。
更可帮助设计团队消除设计后期耗时的设计迭代问题。
PDN中的电源和接地网络可通过混合求解器或3D全波求解器进行建模。
用户可根据自身的设计信息和专业知识选择合适的模型。
电源完整性约束集(PI Csets)可帮助决定去耦电容的放置，可以将电容与元器件相关联，约束将电容放置在离器件约束距离范围之内，以及定义电容应放置在设计元器件位置的同侧还是异侧。
核心优势• 高度集成的设计和分析环境，消除了手动设计过程中产生的出错、耗时等问题。
• 直观的在线设计分析工具，可统一从前端到后端的电气约束管理环境，从而简化布线后的签收验证过程。
• 直流压降分析(DC IR drop)以双窗口视图模式运行。
设计师们在Allegro编辑器进行编辑的同时也可查看直流压降分析结果。
• 设计规则检查(DRC)标记可以在Allegro编辑器中精准锁定直流压降分析结果超出约束限制的位置。
• 可轻松评估IC封装设计的质量，并可用于芯片间的瞬态电源分析。
主要功能设计界面与Allegro Sigrity PI solution（电源完整性）相结合，当分析AllegroPCB或者IC封装设计时，可用AllegroSigrity PI进行查看和修改设计。
SIwave电源完整性仿真教程V1.0目录1软件介绍 (2)2.1功能概述 (2)2.2操作界面 (3)2.3常用热键 (4)2仿真的前期准备 (5)2.1软件的准备 (5)2.2 PCB文件导入 (5)2.2.1 Launch SIwave方式 (5)2.2.1 ANF+CMP方式 (6)2.3 PCB的Validation Check (8)2.4 PCB叠层结构设置 (11)2.5仿真参数设置 (12)2.6 RLC参数修正 (13)2.6.1 RLC的自动导入 (13)2.6.2检视自动导入的RLC默认值 (15)2.6.3批量修改RLC值 (18)2.6.4套用大厂的RLC参数 (19)3 SIwave仿真模式 (20)3.1谐振模式 (20)3.2激励源模式 (25)3.3 S参数分析 (30)4实例仿真分析 (31)4.1从Allegro中导入SIwave (31)4.2 Validation Check (32)4.3叠层结构设置 (33)4.4无源参数RLC修正 (33)4.5平面谐振分析 (36)4.6目标阻抗（Z参数）分析 (39)4.7选取退耦电容并添加 (43)4.8再次运行仿真查看结果 (44)5问题总结 (46)5.1 PCB谐振的概念 (46)5.2为何频率会有实部和虚部 (47)5.3电容的非理想特性影响 (47)5.4地平面完整与回流路径连续 (48)5.5电源目标阻抗 (48)1软件介绍2.1功能概述Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。
Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。
还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。
主要功能如下：1.计算共振模式在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS电源地系统的共有的、内在的共振模式。
可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。
2. 查看共振模式下的电压分布图避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。
原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
3.侦测电压利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。
在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
4.表面电压基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。
（这就是如何放置退耦电容的根据）5.单端口的Z参数计算计算单端口的（IC位置）的Z参数（通常使用log－log标尺，Hz）。
通过Z 参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR 大小”。
（从中我们可以知道我们需要什么样规格的退耦电容）。
6.侦测实际退耦电容影响使用内置的ANSOFT FULL－WA VE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、Parrallel skew等）。
7.选取电容通过实际的AC扫描响应来选择需要的电容，包括电容的R／L／C值。
8.侦测回路电感影响在不同的位置放置电容来侦测路径的自感的影响。
（这将决定退耦电容放置的位置）。
9.检测传输阻抗使用多端口的Z参数来检测传输阻抗。
2.2操作界面SIwave v3.5软件刚安装完的画面如图1- 1所示，配置如下：1.View \ Windows：Circuit Elements\Layers\Nets Window2.View \ Toolbars：Coordinate Entry and Draw3.View \ Windows：Message Window图1- 1SIwave界面1. View\ Windows：Circuit Elements\Layers\Nets Window✧每一行代表每一层layer的堆栈(stack)，叉叉符号表示该层各元素是否全显示。
如果想显示第一层的traces但不想看circuit elements，就选第二个勾勾，但不选第四个勾勾，如图1- 2所示。
✧小圆圈的核选按钮，代表目前选定的编辑层，这一层要选对，才可以正确的选定该层对象(trace\via\element\plane)做编辑。
✧有颜色的长方框，代表该层的copper有没有要填满显示✧如果直接在"METAL-1"文字上点鼠标右键，会跳出快捷选单"EditLayer Properties..."。
图1- 2 Layers2.View \ Toolbars：Draw左边部份是主功能选单内的Draw \ Circle, ..., Trace, Via，用来放置circuit element。
选定要放置的对象后，记得还要选择"Drawing Mode" 。
右边部份是选择对象。
可以用光标选定或是拉方框范围选定。
选定对象前，记得要选择正确的对象属性，否则无法选到该对象。
例如：via="Geometry"，port="Circuit Element"View \ Toolbars：CoordinateEntry左边显示目前坐标；右边设定刻度单位，可以从mm改成mils3.View \ Windows：Message Window在程序执行的过程中，Message还有旁边的Warnings/Errors会显示相关信息2.3常用热键✧Shift + 左键拖曳：整个图像在画面区域内搬移( View \ Pan )✧Shift + Alt + 左键上拖曳：Zoom inShift + Alt + 左键下拖曳：Zoom out✧Alt + 拖曳：3D旋转✧Alt + 左键双击：于上区域-> 正视位于下区域-> 背视位于左右区域-> 侧视位✧Ctrl + D：Fit All2仿真的前期准备2.1软件的准备本教程中软件使用的版本分别是Cadence 15.7和SIwave V3.5。
SIwave软件的安装与破解都比较简单，这里不做叙述。
另外，为方便Allegro文件的导入，安装Cadence软件之后，可以安装Ansoft Links的Cadence集成工具(int_cadence_Allegro.exe)。
安装成功之后，会有一个Ansoft的工具条，如图2- 1所示：图2- 1 Ansoft的安装工具条2.2 PCB文件导入以Cadence Allegro的导入为例，介绍PCB文件的导入过程，有两种方式。
2.2.1 Launch SIwave方式运行Allegro的Ansoft\Launch SIwave菜单，如图2- 2所示：图2- 2 Launch SIwave弹出如图2- 3框图：图2- 3 Start SIwave点击OK，弹出如图2- 4，图2- 5所示框图：图2- 4 PCB文件导入过程中图2- 5 PCB文件导入完成后即完成Allegro到SIwave的转换。
2.2.1 ANF+CMP方式1.运行Allegro的Ansoft\Write Ansoft Neutral File V2或V4菜单，如图2- 6所示：图2- 6 Write Ansoft Neutral File弹出如图2- 7所示窗口：图2- 7 Export ANF点击OK，即导出“*_v2.anf”文件。
2.运行Allegro的Ansoft\Write SIwave Component File菜单，如图2- 8所示：图2- 8 Export Component File点击OK，即可导出“*.cmp”文件。
3.打开SIwave3.5a.运行SIwave的File\Import\ANF…菜单，如图2- 9所示：图2- 9 Import ANF选择刚才从Allegro中导出来的“*_v2.anf”文件，弹出图2- 10所示的窗口：图2- 10导入ANF文件之后b.然后，运行SIwave的File\Import\Component File菜单，选择刚才从Allegro 中导出来的“*_v2.cmp”文件，调入元器件，弹出图2- 11所示的窗口：图2- 11导入cmp文件之后至此，元器件的信息才被导入，即完成了Allegro到SIwave的转换。
2.3 PCB的Validation Check首先进行PCB的Validation Check（有效性检查），如果Validation Check的结果有错误，要处理。
运行SIwave的Edit\Validation Check…菜单，弹出如图2- 12所示的对话框：图2- 12 Validation Check点击Start，如果Validation Check的结果没有错误，会出现以下结果，如图2- 13所示：图2- 13 Validation Check执行后的结果如果Validation Check有错误，则要分别处理。
a. "Self-intersecting Polygons" Error，指的是PCB Tool自动铺铜后，有些地方会有铺铜不完整的情况，如所图2- 14示。
从Error message所显示的坐标double-click即会跳到layout错误处，使用"Draw Rectangle" 在merge mode把缝隙补齐就可以，如所图2- 15示。
注意：请选择"Rectangle"补铺铜，不要选trace补，因为Ansoft视两者的属性是不同的，前者才是plane。
图2- 14 覆铜不完全的地方图2- 15选择Rectangle 和Mergeb. "Disjoint Nets" Error运行Nets \ Misalignment \ Select and view后，选Correct即可更正。
c. "Overlapping Nets"，可能是有些Net沒拉好，出现了重叠，如图2- 16所示。
修正或删除即可。
图2- 16 走线重叠d. "Overlapping Vias"，如图2- 17所示，把重叠的via删除即可。
图2- 17 过孔重叠注意：Validation Check的Error message，有两点需要注意的：1. 其所显示错误位置处的坐标，是采用使用者在做Validation Check当下的系统单位设定，所以要double-click让软件能正确指到layout错误处，必须把单位设定正确才可以；2. SIwave v3.5的Validation Check后面两项的item，只显示Error，而不提供错误位置坐标的连结；而SIwave v4.0则全部check item都可提供错误位置的坐标连结，并且还提供"Auto Fix"功能。
