SIwave电源完整性仿真教程V1.0目录1软件介绍 (4)2.1功能概述 (4)2.2操作界面 (5)2.3常用热键 (7)2仿真的前期准备 (8)2.1软件的准备 (8)2.2 PCB文件导入 (8)2.2.1 Launch SIwave方式 (8)2.2.1 ANF+CMP方式 (9)2.3 PCB的Validation Check (10)2.4 PCB叠层结构设置 (11)2.5仿真参数设置 (13)2.6 RLC参数修正 (14)2.6.1 RLC的自动导入 (14)2.6.2检视自动导入的RLC默认值 (15)2.6.3批量修改RLC值 (16)2.6.4套用大厂的RLC参数 (16)3 SIwave仿真模式 (17)3.1谐振模式 (17)3.2激励源模式 (19)3.3 S参数分析 (22)4实例仿真分析 (24)4.1从Allegro中导入SIwave (24)4.2 Validation Check (24)4.3叠层结构设置 (24)4.4无源参数RLC修正 (25)4.5平面谐振分析 (27)4.6目标阻抗（Z参数）分析 (28)4.7选取退耦电容并添加 (29)4.8再次运行仿真查看结果 (30)5问题总结 (32)5.1 PCB谐振的概念 (32)5.2为何频率会有实部和虚部 (33)5.3电容的非理想特性影响 (34)5.4地平面完整与回流路径连续 (34)5.5电源目标阻抗 (35)1软件介绍2.1功能概述Ansoft SIwave主要用于解决电源完整性问题，采用全波有限元算法，只能进行无源的仿真分析。
Ansoft SIwave虽然功能强大，但并非把PCB导入，就能算出整块板子的问题在哪里。
还需要有经验的工程设计人员，以系统化的设计步骤导入此软件检查PCB设计。
主要功能如下：1.计算共振模式在PDS电源地系统结构（层结构、材料、形状）的LAYOUT之前，我们可以计算出PDS 电源地系统的共有的、内在的共振模式。
可以计算在目标阻抗要求的带宽或更高的带宽范围内共振频率点。
2. 查看共振模式下的电压分布图避免把大电流的IC芯片放置于共振频率的电压的峰值点和电压谷点。
原因是当把这些源放在共振频率的电压的峰值点和电压谷点的时候很容易引起共振。
3.侦测电压利用电流源代替IC芯片放置于它们可能的LAYOUT placement位置的周围、同时放置电压探头于理想IC芯片的位置侦测该位置的电压频率相应。
在电压的频率相应的曲线中，峰值电压所对应的频率点就是共振频率的发生点。
4.表面电压基于电压峰值频率，查看这些频率点的表面电压的分布情况，把退耦电容放置于电压峰值和谷点的位置处。
（这就是如何放置退耦电容的根据）5.单端口的Z参数计算计算单端口的（IC位置）的Z参数（通常使用log－log标尺，Hz）。
通过Z参数的频率相应曲线，我们可以计算出我们需要的“电容大小、ESL大小、ESR大小”。
（从中我们可以知道我们需要什么样规格的退耦电容）。
6.侦测实际退耦电容影响使用内置的ANSOFT FULL－WAVE SPICE来侦测实际退耦电容影响（包括：共振、ESL、ESR、Parrallel skew等）。
7.选取电容通过实际的AC扫描响应来选择需要的电容，包括电容的 R／L／C值。
8.侦测回路电感影响在不同的位置放置电容来侦测路径的自感的影响。
（这将决定退耦电容放置的位置）。
9.检测传输阻抗使用多端口的Z参数来检测传输阻抗。
2.2操作界面SIwave v3.5软件刚安装完的画面如图 1- 1所示，配置如下：1.View \ Windows：Circuit Elements\Layers\Nets Window2.View \ Toolbars：Coordinate Entry and Draw3.View \ Windows：Message Window图 1- 1SIwave界面1. View\ Windows：Circuit Elements\Layers\Nets Window每一行代表每一层layer的堆栈(stack)，叉叉符号表示该层各元素是否全显示。
如果想显示第一层的traces但不想看circuit elements，就选第二个勾勾，但不选第四个勾勾，如图 1- 2所示。
小圆圈的核选按钮，代表目前选定的编辑层，这一层要选对，才可以正确的选定该层对象(trace\via\element\plane)做编辑。
有颜色的长方框，代表该层的copper有没有要填满显示如果直接在"METAL-1"文字上点鼠标右键，会跳出快捷选单"Edit LayerProperties..."。
图 1- 2 Layers2.View \ Toolbars：Draw?左边部份是主功能选单内的Draw \ Circle, ..., Trace, Via，用来放置circuit element。
选定要放置的对象后，记得还要选择"Drawing Mode" 。
右边部份是选择对象。
可以用光标选定或是拉方框范围选定。
选定对象前，记得要选择正确的对象属性，否则无法选到该对象。
例如：via="Geometry"，port="Circuit Element"View \ Toolbars：Coordinate Entry?左边显示目前坐标；右边设定刻度单位，可以从mm改成mils3.View \ Windows：Message Window在程序执行的过程中，Message还有旁边的Warnings/Errors会显示相关信息2.3常用热键Shift + 左键拖曳：整个图像在画面区域内搬移 ( View \ Pan )Shift + Alt + 左键上拖曳：Zoom in??Shift + Alt + 左键下拖曳：Zoom outAlt + 拖曳：3D旋转Alt + 左键双击：于上区域 -> 正视位???????????????????????? 于下区域 -> 背视位???????????????????????? 于左右区域 -> 侧视位Ctrl + D：Fit All2仿真的前期准备2.1软件的准备本教程中软件使用的版本分别是Cadence 15.7和SIwave V3.5。
SIwave软件的安装与破解都比较简单，这里不做叙述。
另外，为方便Allegro文件的导入，安装Cadence软件之后，可以安装Ansoft Links 的Cadence集成工具(int_cadence_Allegro.exe)。
安装成功之后，会有一个Ansoft的工具条，如图 2- 1所示：图 2- 1 Ansoft的安装工具条2.2 PCB文件导入以Cadence Allegro的导入为例，介绍PCB文件的导入过程，有两种方式。
2.2.1 Launch SIwave方式运行Allegro的Ansoft\Launch SIwave菜单，如图 2- 2所示：图 2- 2 Launch SIwave弹出如图 2- 3框图：图 2- 3 Start SIwave点击OK，弹出如图 2- 4，图 2- 5所示框图：图 2- 4 PCB文件导入过程中图 2- 5 PCB文件导入完成后即完成Allegro到SIwave的转换。
2.2.1 ANF+CMP方式1.运行Allegro的Ansoft\Write Ansoft Neutral File V2或V4菜单，如图 2- 6所示：图 2- 6 Write Ansoft Neutral File弹出如图 2- 7所示窗口：图 2- 7 Export ANF点击OK，即导出“*_v2.anf”文件。
2.运行Allegro的Ansoft\Write SIwave Component File菜单，如图 2- 8所示：图 2- 8 Export Component File点击OK，即可导出“*.cmp”文件。
3.打开SIwave3.5a.运行SIwave的File\Import\ANF…菜单，如图 2- 9所示：图 2- 9 Import ANF选择刚才从Allegro中导出来的“*_v2.anf”文件，弹出图 2- 10所示的窗口：图 2- 10导入ANF文件之后b.然后，运行SIwave的File\Import\Component File菜单，选择刚才从Allegro中导出来的“*_v2.cmp”文件，调入元器件，弹出图 2- 11所示的窗口：图 2- 11导入cmp文件之后至此，元器件的信息才被导入，即完成了Allegro到SIwave的转换。
2.3 PCB的Validation Check首先进行PCB的Validation Check（有效性检查），如果Validation Check的结果有错误，要处理。
运行SIwave的Edit\Validation Check…菜单，弹出如图 2- 12所示的对话框：图 2- 12 Validation Check点击Start，如果Validation Check的结果没有错误，会出现以下结果，如图 2- 13所示：图 2- 13 Validation Check执行后的结果如果Validation Check有错误，则要分别处理。
a. "Self-intersecting Polygons" Error，指的是PCB Tool自动铺铜后，有些地方会有铺铜不完整的情况，如所图 2- 14示。
从Error message所显示的坐标double-click 即会跳到layout错误处，使用 "Draw Rectangle" 在merge mode把缝隙补齐就可以，如所图 2- 15示。
注意：请选择"Rectangle"补铺铜，不要选trace补，因为Ansoft视两者的属性是不同的，前者才是plane。
图 2- 14 覆铜不完全的地方图 2- 15选择Rectangle 和Mergeb. "Disjoint Nets" Error运行Nets \ Misalignment \ Select and view后，选Correct即可更正。
c. "Overlapping Nets"，可能是有些Net没拉好，出现了重叠，如图 2- 16所示。
修正或删除即可。
图 2- 16 走线重叠d. "Overlapping Vias"，如图 2- 17所示，把重叠的via删除即可。
图 2- 17 过孔重叠注意：Validation Check的Error message，有两点需要注意的：1. 其所显示错误位置处的坐标，是采用使用者在做Validation Check当下的系统单位设定，所以要double-click让软件能正确指到layout错误处，必须把单位设定正确才可以；2. SIwave v3.5的Validation Check后面两项的item，只显示Error，而不提供错误位置坐标的连结；而SIwave v4.0则全部check item都可提供错误位置的坐标连结，并且还提供"Auto Fix"功能。
