武汉大学计算机学院教学实验报告
课程名称 数字逻辑 成 绩 教师签名
实验名称 集成译码器及其应用
二进制并行加法器 实验序号 04 实验日期 2013 6
13
姓 名
徐佩 学 号 2012301500163 专 业 计算机科学与技术 年级-班 2012级计科5班
一、实验目的及实验内容
（本次实验所涉及并要求掌握的知识；实验内容；必要的原理分析） 小题分：
实验一：
一、实验目的
1. 了解二进制译码器的功能。
2. 熟悉集成译码器的应用方法。
3. 熟悉集成译码器的扩展方法。
二、实验原理
74LS138为二进制3-8线译码器。二进制译码器是一种能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
三、实验内容
1 . 74LS138功能测试
2.用74LS138和一些逻辑门实现逻辑函数
3.实现全加器
实验二
一、实验目的
1、熟悉集成加法器
2、了解集成加法器的应用
二、实验原理
二进制并行加法器是一种能产生两个n位二进制数“算术和”的逻辑部件，按其进位方式的不同可实现如下功能：
（1）串行进位二进制并行加法器
串行进位二进制并行加法器是由全加器级联构成的，高位的“和”依赖于来自低位的进位输入。
（2）超前进位二进制并行加法器 BCACABCBAF三、实验内容
1. 完成74LS283的功能测试。
2. 用1片4位二进制并行加法器74LS283和一片74LS86（四二输入异或门）实现一个4位二进制并行加/减法器。画出接线图并在实验台上测试之。
二、实验环境及实验步骤
（本次实验所使用的器件、仪器设备等的情况；具体的实验步骤） 小题分：
实验一：
一、实验器材
1.TD-DS实验箱
数字电子电路实验报告
实验名称：译码器及其应用
一、 实验目的：
1、 掌握译码器的测试方法，熟悉数码管的使用；
2、 了解中规模集成译码器的原理，管脚分布，掌握其逻辑功能，以及译码显示器电路的构成原理；
3、 掌握用译码器构成组合电路的方法和BCD-七段译码/驱动器的使用方法。
4、 学习译码器的扩展。
二、 实验设备及其器件
1、SAC-DM32数字电路实验箱 1个
2、74LS138 3-8线译码器 2片
3、74LS20双4输入与非门 1片
4、74LS47（译码显示器） 1片
5、共阳极七段数码管 1个
三、 实验原理
1、 中规模集成译码器74LS138
74LS138是集成3线-8线译码器，在数字系统中应用比较广泛。图3-1是其引脚排列。其中A2、A1、A0为地址输入端，Y0`～Y7为译码输出端,S1、S2、S3为使能端。表3-1为74LS138
truth table。
74LS138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中：
表3-1 74LS138真值表
输 入 输 出
S A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 × × × 1 1 1 1 1 1 1 1
1 0 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 0 1 1 1 1 1 1
1 0 1 0 1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 0 1 1 1 1
1 1 0 0 1 1 1 1 0 1 1 1
1 1 0 1 1 1 1 1 1 0 1 1
1 1 1 0 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 1 1 1 1 0
图3-1 74LS138 引脚 图3-2 74LS138内部电路图
2、 译码器的应用（见实验指导书P11-P12）
1 实验八 译码器及其应用
一、实验目的:
1、掌握中规模集成译码器逻辑功能分析及测试方法；
2、学会中规模集成译码器的连接使用方法；
3、熟悉数码管的使用方法。
二、实验原理:
1、译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有着广泛的用途，不仅适用于代码的转换，终端的数字显示，而且还适用于数据分配，存储器寻址和组合控制信号等方面。
2、译码器可分为通用译码器和显示译码器两大类。通用译码器又分为变量译码器和代码变换译码器。
（1）、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2/4线译码器、3/8线译码器和4/16线译码器。若有n个输入变量，则有2n个不同的状态组合，就有2n个输出端供其使用。而每一个输出状态所代表的函数就对应一个n变量的最小项表达式。
2
图8-1 3-8译码器74LS138逻辑图及列脚排列
以3/8线译码器74LS138为例进行分析，图8-1（a）、（b）分别为其逻辑图和引脚排列图。A2、A1、A0为地址输入端，Y0~Y7是译码器输出端，S1、S2、S3是使能端。
表8-1为74LS138功能表，当S1=1，S2+S3=0时，器件使能端有效，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（为1）输出。当S1=0，S2+S3=X时或S1=X，S2+S3=1时，译码器被禁止，所有输出同时为1。
表8-1
输 入 输 出
S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1 0 0 0 0 0 1 1 1 1 1 1 1
1 0 0 0 1 1 0 1 1 1 1 1 1
1 0 0 1 0 1 1 0 1 1 1 1 1
74ls84实验报告
实验三译码器及其应用
一、实验目的
（1）掌握中规模集成译码器的逻辑功能和使用方法：
（2）熟悉掌握集成译码器的应用；
（3）掌握集成译码器的扩展方法。
二、实验设备数字电路实验箱，电脑一台，74LS20,74LS138.
三、实验内容
（1）利用3-8译码器74ls84和与非门74LS20实现函数：
Y=AB +BC +ABC四输入与非门74LS20的管脚图如下：
对函数表达式进行化简：
Y=AB+BC+ABC ABC+ABC +ABC+ABC
=Y%+X+Y4+Y，=aZ
按Figure1所示的电路连接。并用Multisim进行仿真，将结果对比。
2）用两片74ls84组成4-16线译吗器。
因为要用两片3-8实现4-16译码器，输出端子数目6×2=16刚好够用。
而输入端只有A、B、C三个，故要另用使能端进行片选使两片138译码器进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试Yx，在各端子上移动即可。在multisim中仿真电路连接如Figure2所示（实验台上的电路没有接下面的两个8灯LED）：
