数字电子技术实验五 触发器及其应用(学生实验报告)
- 格式:doc
- 大小:804.84 KB
- 文档页数:8
触发器功能实验报告触发器功能实验报告引言:触发器是数字电路中常见的重要元件,它能够在特定的输入条件下产生稳定的输出信号。
本实验旨在通过构建不同类型的触发器电路,探究触发器的基本原理和功能。
实验一:RS触发器RS触发器是最简单的一种触发器,由两个交叉连接的非门组成。
实验中我们使用了两个与非门来构建RS触发器电路,其中一个与非门的输出连接到另一个与非门的输入,反之亦然。
通过设置不同的输入状态,我们可以观察到RS触发器的两种稳定状态:置位和复位。
实验二:D触发器D触发器是一种常用的触发器,它具有单一输入和双输出。
实验中我们使用了两个与非门和一个或非门来构建D触发器电路。
通过输入信号的变化,我们可以观察到D触发器的工作原理:当输入信号为高电平时,输出保持之前的状态,当输入信号为低电平时,输出根据之前的状态进行切换。
实验三:JK触发器JK触发器是一种多功能的触发器,它具有两个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建JK触发器电路。
通过设置不同的输入状态,我们可以观察到JK触发器的四种工作模式:置位、复位、切换和禁用。
实验四:T触发器T触发器是一种特殊的JK触发器,它只有一个输入和两个输出。
实验中我们使用了两个与非门和一个或非门来构建T触发器电路。
通过输入信号的变化,我们可以观察到T触发器的工作原理:当输入信号为高电平时,输出状态翻转,当输入信号为低电平时,输出保持不变。
实验五:应用实例在实验的最后,我们通过一个简单的应用实例来展示触发器的实际应用。
我们构建了一个二进制计数器电路,使用了多个D触发器和与非门。
通过输入脉冲信号,我们可以观察到计数器的工作原理:每次接收到脉冲信号,计数器的输出状态按照二进制规律进行变化。
结论:通过本次实验,我们深入了解了不同类型的触发器的功能和工作原理。
触发器在数字电路中具有重要的应用价值,能够实现各种逻辑功能和时序控制。
进一步的研究和实践将有助于我们更好地理解和应用触发器,提高数字电路设计的能力。
数电触发器实验报告数电触发器实验报告引言:在数电领域中,触发器是一种重要的电子元件,用于存储和处理数字信号。
触发器可以用于时钟信号的同步、存储数据以及实现各种逻辑功能。
本实验旨在通过实际操作,深入理解触发器的工作原理和应用。
实验目的:1. 了解触发器的基本概念和分类;2. 学会使用触发器构建简单的逻辑电路;3. 掌握触发器的触发条件和时序特性。
实验器材:1. 数字电路实验箱;2. 74LS74触发器芯片;3. 电源线、连接线等。
实验步骤:1. 连接电路:将74LS74芯片插入实验箱中,并根据实验电路图连接芯片的引脚和外部元件。
2. 上电测试:接通电源,检查电路连接是否正确,并观察芯片上的LED指示灯是否亮起。
3. 输入信号测试:通过拨动开关或按下按钮,改变输入信号的状态,观察触发器输出的变化。
4. 触发条件测试:根据触发器的特性表,改变输入信号的时序,观察触发器的触发条件和输出结果。
5. 扩展实验:尝试使用多个触发器芯片构建更复杂的逻辑电路,如计数器、时序电路等。
实验结果与分析:在实验过程中,我们观察到了以下现象和结果:1. 当输入信号满足触发器的触发条件时,触发器的输出状态会发生变化。
例如,在D触发器中,当时钟信号上升沿到来时,若D输入为高电平,则Q输出会跟随D输入的状态变化;若D输入为低电平,则Q输出保持不变。
2. 当输入信号不满足触发器的触发条件时,触发器的输出状态保持不变。
例如,在JK触发器中,当时钟信号上升沿到来时,若J和K输入同时为高电平,则Q输出会取反;若J和K输入同时为低电平,则Q输出保持不变。
3. 不同类型的触发器具有不同的触发条件和时序特性,需要根据实际应用的需求选择合适的触发器。
4. 在构建复杂逻辑电路时,需要注意触发器之间的时序关系和输入信号的稳定性,以确保电路的正确运行。
实验总结:通过本次实验,我们深入了解了数电触发器的工作原理和应用。
触发器作为数字电路中的重要组成部分,广泛应用于计算机、通信、控制等领域。
触发器的应用实验报告触发器的应用实验报告引言触发器是数字电路中常用的一种元件,它能够存储和控制电路中的信号。
触发器的应用十分广泛,从计算机内存到时序电路,都离不开触发器的支持。
本实验旨在通过实际操作,深入了解触发器的原理和应用。
实验目的1. 理解触发器的基本工作原理;2. 掌握触发器的常见类型及其应用;3. 通过实验验证触发器在时序电路中的重要性。
实验器材1. 数字逻辑实验箱;2. 74LS74触发器芯片;3. 电压源;4. 示波器;5. 连接线。
实验步骤1. 搭建基本的RS触发器电路。
将74LS74芯片插入实验箱,并按照芯片引脚的连接要求,将电源和示波器连接到相应的引脚上。
通过连接线,将RS触发器的输入端与输出端相连,形成反馈电路。
2. 测试RS触发器的工作原理。
调整电压源的输出电压,观察触发器的输出变化。
通过改变输入信号的状态,观察触发器的输出是否发生翻转。
记录实验结果。
3. 搭建D触发器电路。
将74LS74芯片重新插入实验箱,并按照芯片引脚的连接要求,将电源和示波器连接到相应的引脚上。
通过连接线,将D触发器的输入端与输出端相连,形成反馈电路。
4. 测试D触发器的工作原理。
调整电压源的输出电压,观察触发器的输出变化。
通过改变输入信号的状态,观察触发器的输出是否与输入信号同步。
记录实验结果。
实验结果与分析通过实验,我们观察到了RS触发器和D触发器的工作原理。
RS触发器的输出状态受到输入信号的控制,当输入信号为高电平时,输出为低电平;当输入信号为低电平时,输出为高电平。
而D触发器则将输入信号同步到输出信号上,实现了数据的存储和传输。
触发器的应用触发器在数字电路中有着广泛的应用。
以下是一些常见的应用场景:1. 时序电路触发器可以用于构建各种时序电路,如计数器、频率分频器等。
通过触发器的状态变化,可以实现对时钟信号的精确控制,从而实现特定的计时功能。
2. 存储器触发器可以用于构建存储器单元,如寄存器、RAM等。
数电实验报告触发器《数电实验报告触发器》实验目的:本实验旨在通过观察和分析触发器的工作原理,加深对数字电路中触发器的理解,提高学生对数字电路的设计和应用能力。
实验器材:1. 74LS74触发器芯片2. 示波器3. 信号发生器4. 逻辑分析仪5. 电源实验原理:触发器是一种用于存储和控制信号的数字电路元件。
它可以存储一个比特的信息,并在时钟信号的作用下进行状态的转换。
常见的触发器包括RS触发器、D 触发器、JK触发器和T触发器。
本次实验主要以D触发器为例进行研究。
实验步骤:1. 将74LS74芯片插入实验板中,并连接好电源。
2. 将信号发生器的输出连接到D触发器的D端,将示波器的探头分别连接到D 端和Q端。
3. 调节信号发生器的频率和幅值,观察示波器上的波形变化。
4. 使用逻辑分析仪对D触发器进行时序分析,观察时钟信号对触发器状态的影响。
实验结果:通过实验观察和分析,我们发现当时钟信号上升沿到来时,D触发器的输入信号被锁存,并在下一个时钟信号上升沿到来时输出。
当时钟信号下降沿到来时,D触发器的状态不发生变化。
通过逻辑分析仪的时序分析,我们可以清晰地看到触发器状态的变化过程。
实验结论:本次实验通过对D触发器的观察和分析,加深了我们对触发器工作原理的理解。
触发器作为数字电路中的重要元件,具有存储和控制信号的功能,对于数字系统的设计和应用具有重要意义。
通过实验,我们不仅掌握了触发器的工作原理,还提高了对数字电路的设计和应用能力。
希望通过今后的实验和学习,我们可以进一步深入理解数字电路的知识,为今后的工程实践打下坚实的基础。
触发器实验报告一、实验目的本次触发器实验的主要目的是深入了解触发器的工作原理、功能特性以及在数字电路中的应用。
通过实际操作和观察,掌握触发器的基本概念,熟悉其逻辑功能和时序特性,为后续更复杂的数字电路设计和分析打下坚实的基础。
二、实验设备与器材1、数字电路实验箱2、示波器3、逻辑分析仪4、若干集成电路芯片,包括 D 触发器、JK 触发器等三、实验原理(一)D 触发器D 触发器是一种在时钟脉冲上升沿或下降沿触发的触发器。
当 D 输入端的数据在时钟脉冲作用下被传输到输出端 Q。
其逻辑表达式为:Q(n+1) = D 。
(二)JK 触发器JK 触发器具有置 0、置 1、保持和翻转四种功能。
当 J = 1,K = 0 时,触发器置 1;当 J = 0,K = 1 时,触发器置 0;当 J = K = 0 时,触发器保持原态;当 J = K = 1 时,触发器翻转。
其逻辑表达式为:Q(n+1) = JQ' + K'Q 。
四、实验内容与步骤(一)D 触发器功能测试1、按照实验电路图在数字电路实验箱上连接好 D 触发器芯片。
2、将 D 输入端分别接高电平和低电平,通过示波器观察时钟脉冲和输出端 Q 的波形,记录实验结果。
(二)JK 触发器功能测试1、依照实验电路图搭建 JK 触发器的实验电路。
2、分别设置 J、K 输入端的不同组合,观察并记录输出端 Q 的状态变化。
(三)触发器的级联1、将多个 D 触发器或 JK 触发器级联,形成移位寄存器。
2、输入串行数据,观察移位寄存器的输出结果。
五、实验数据与结果分析(一)D 触发器实验结果当 D 输入端接高电平时,在时钟脉冲上升沿,输出端 Q 变为高电平;当 D 输入端接低电平时,在时钟脉冲上升沿,输出端 Q 变为低电平。
这与 D 触发器的逻辑功能相符,验证了其正确性。
(二)JK 触发器实验结果在不同的 J、K 输入组合下,JK 触发器的输出端 Q 呈现出置 1、置0、保持和翻转的状态,与理论预期完全一致。
一、实验目的1. 理解和掌握触发器的基本原理和功能。
2. 熟悉基本RS、JK、D和T触发器的逻辑功能及其应用。
3. 学习触发器之间相互转换的方法。
4. 通过实验,加深对触发器在数字电路中的应用理解。
二、实验原理触发器是一种具有记忆功能的电子器件,它可以根据输入信号和时钟脉冲的变化,在两个稳定状态之间进行切换。
触发器在数字电路中有着广泛的应用,如计数器、寄存器、时序电路等。
触发器根据时钟脉冲的触发方式分为同步触发器和异步触发器。
同步触发器在时钟脉冲的上升沿或下降沿发生状态转换,而异步触发器则不受时钟脉冲的限制,可以在任何时刻发生状态转换。
三、实验仪器与设备1. 双踪示波器2. 数字万用表3. 数字电路实验箱4. 74LS00(二输入端四与非门)5. 74LS74(双D触发器)6. 74LS76(双J-K触发器)四、实验内容与步骤1. 基本RS触发器功能测试(1)搭建基本RS触发器电路,连接实验箱中的与非门。
(2)按照实验要求,在S、R端加信号,观察并记录触发器的Q、端状态。
(3)分析实验结果,总结RS触发器的逻辑功能。
2. JK触发器功能测试(1)搭建JK触发器电路,连接实验箱中的与非门。
(2)按照实验要求,在J、K端加信号,观察并记录触发器的Q、端状态。
(3)分析实验结果,总结JK触发器的逻辑功能。
3. D触发器功能测试(1)搭建D触发器电路,连接实验箱中的与非门。
(2)按照实验要求,在D端加信号,观察并记录触发器的Q、端状态。
(3)分析实验结果,总结D触发器的逻辑功能。
4. T触发器功能测试(1)搭建T触发器电路,连接实验箱中的与非门。
(2)按照实验要求,在T端加信号,观察并记录触发器的Q、端状态。
(3)分析实验结果,总结T触发器的逻辑功能。
5. 触发器之间相互转换(1)分析基本RS触发器与JK触发器之间的转换方法。
(2)分析基本RS触发器与D触发器之间的转换方法。
(3)分析基本RS触发器与T触发器之间的转换方法。
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及其在数字电路中的应用。
通过实际操作和观察,验证触发器的逻辑功能,提高对数字电路的理解和设计能力。
二、实验原理(一)触发器的定义和分类触发器是一种具有记忆功能的基本逻辑单元,能够存储一位二进制信息。
根据其逻辑功能的不同,可分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等。
(二)RS 触发器RS 触发器是最简单的触发器类型,由两个与非门交叉连接而成。
它具有两个输入端:R(复位端)和 S(置位端)。
当 R 为 0 且 S 为 1 时,触发器被置位;当 R 为 1 且 S 为 0 时,触发器被复位;当 R 和 S都为 1 时,触发器状态保持不变;当 R 和 S 都为 0 时,触发器状态不定,这是不允许的输入情况。
(三)JK 触发器JK 触发器在 RS 触发器的基础上增加了两个输入端 J 和 K。
当 J 为1 且 K 为 0 时,触发器被置位;当 J 为 0 且 K 为 1 时,触发器被复位;当 J 和 K 都为 1 时,触发器状态翻转;当 J 和 K 都为 0 时,触发器状态保持不变。
(四)D 触发器D 触发器的输入端只有一个 D。
在时钟脉冲的上升沿,D 触发器将输入 D 的值存储到输出端 Q。
(五)T 触发器T 触发器只有一个输入端 T。
当 T 为 1 时,在时钟脉冲的作用下,触发器状态翻转;当 T 为 0 时,触发器状态保持不变。
三、实验设备与器材1、数字电路实验箱2、 74LS00(四 2 输入与非门)芯片3、 74LS74(双 D 触发器)芯片4、 74LS112(双 JK 触发器)芯片5、示波器6、直流电源7、逻辑电平测试笔8、连接导线若干四、实验内容及步骤(一)RS 触发器实验1、按照图 1 所示,在实验箱上使用 74LS00 芯片搭建 RS 触发器电路。
2、分别将 R 和 S 端接入逻辑电平测试笔,设置不同的输入组合(00、01、10、11),观察并记录输出端 Q 和 Q'的电平状态。
数电触发器实验报告《数电触发器实验报告》实验目的:本实验旨在通过实际操作,加深对数电触发器的工作原理和应用的理解,掌握数电触发器的触发条件和触发方式,以及了解数电触发器在数字电路中的应用。
实验原理:数电触发器是一种能够存储和改变输入信号状态的数字逻辑电路。
它可以在特定的输入条件下,通过触发信号来改变输出状态。
常见的数电触发器有RS触发器、D触发器、JK触发器和T触发器等。
它们可以用于数字信号的存储、计数、时序控制等应用。
实验步骤:1. 准备实验设备和器材,包括数电触发器芯片、示波器、信号发生器等。
2. 按照电路图连接数电触发器芯片和外部器件。
3. 调节信号发生器的频率和幅度,观察触发器的输出变化。
4. 使用示波器观察触发器输入和输出信号的波形。
5. 改变输入信号的条件,观察触发器的输出变化。
实验结果:通过实验观察和测量,我们发现数电触发器在不同的输入条件下,可以产生不同的输出状态。
当输入信号满足触发条件时,触发器的输出状态会发生改变。
通过示波器观察,我们可以清晰地看到触发器输入和输出信号的波形变化,进一步验证了触发器的工作原理和特性。
实验结论:本实验通过实际操作,加深了对数电触发器的理解和应用。
我们掌握了数电触发器的触发条件和触发方式,了解了它在数字电路中的重要作用。
数电触发器在数字系统中具有重要的应用价值,能够实现信号的存储、控制和处理,是数字电路设计中不可或缺的重要组成部分。
总结:通过本次实验,我们对数电触发器有了更深入的理解,掌握了实际操作的技能。
数电触发器作为数字电路中的重要组成部分,具有广泛的应用前景,对于进一步深入学习和应用数字电路具有重要的意义。
希望通过不断的实践和学习,能够更加深入地理解和应用数电触发器,为数字电路设计和应用领域做出更大的贡献。
触发器实验报告触发器实验报告引言触发器是数字电路中常用的组合逻辑电路,用于储存和记忆数据,并实现时序逻辑功能。
本实验通过实验板上的电路元件和电路模块,设计和配置不同类型的触发器电路,实现相应的功能,并加深对触发器的原理和应用的理解。
一、实验目的1. 理解触发器的工作原理;2. 掌握触发器的设计和配置方法;3. 掌握触发器的应用技巧。
二、实验仪器和器件1. 实验板:包括触发器模块、电源插座和数字电路板;2. 电源线;3. 按钮开关;4. LED灯;5. 连线。
三、实验内容与步骤1. J-K触发器的设计和配置(1)将J-K触发器模块插入实验板上的插口上;(2)将按钮开关和LED灯与J-K触发器连接,并根据需要配置J、K输入信号和时钟信号;(3)通过实验配置J-K触发器,并观察LED灯的亮灭情况。
2. D触发器的设计和配置(1)将D触发器模块插入实验板上的插口上;(2)将按钮开关和LED灯与D触发器连接,并根据需要配置D输入信号和时钟信号;(3)通过实验配置D触发器,并观察LED灯的亮灭情况。
3. T触发器的设计和配置(1)将T触发器模块插入实验板上的插口上;(2)将按钮开关和LED灯与T触发器连接,并根据需要配置T输入信号和时钟信号;(3)通过实验配置T触发器,并观察LED灯的亮灭情况。
四、实验结果与分析本次实验中,我成功设计和配置了J-K触发器、D触发器和T触发器电路,并通过实验得到了相应的结果。
在配置J-K触发器时,当J=1、K=1并且时钟信号上升沿到来时,LED灯亮起;当J=0、K=1并且时钟信号上升沿到来时,LED灯熄灭。
在配置D触发器时,当D=1并且时钟信号上升沿到来时,LED灯亮起;当D=0并且时钟信号上升沿到来时,LED灯熄灭。
在配置T触发器时,当T=1并且时钟信号上升沿到来时,LED灯状态取反;当T=0并且时钟信号上升沿到来时,LED灯保持原状态不变。
五、实验总结通过本次实验,我进一步掌握了触发器的原理和应用方法。
触发器的认识和应用实验报告
实验目的:
1. 了解触发器的概念和工作原理;
2. 掌握触发器的应用实验方法;
3. 熟悉触发器在电子电路中的应用。
实验设备:
1. 74LS74触发器芯片;
2. 电压源;
3. 示波器;
4. 连接线。
实验步骤:
1. 连接电路:将74LS74芯片连接到电路板上,根据芯片引脚图将各引脚与电源、示波器等连接起来;
2. 设置电压源:将电压源的电压调节为适当的数值,并连接到芯片的引脚上;
3. 设置示波器:将示波器的触发模式设置为外部触发,并将示波器的探头连接到芯片的引脚上;
4. 实验操作:通过改变输入信号的状态,观察并记录输出信号的变化,并进行分析;
5. 实验结果:根据观察和记录的数据,总结触发器的特性和应用。
实验结果与分析:
根据实验操作和观察的数据,我们可以得出触发器的以下特性和应用:
1. 触发器是一种存储器件,可以存储和延时输入信号,并在特定条件下改变输出信号的状态;
2. 触发器有不同的类型,如RS触发器、D触发器、JK触发器等,每种类型有不同的工作原理和应用场景;
3. 触发器可以用于时序电路设计、数字信号处理等领域;
4. 触发器可以实现逻辑门、计数器等电路的功能;
5. 触发器的输入信号和输出信号可以用示波器观察和分析,可以根据观察到的波形判断触发器的工作状态。
结论:
通过本次实验,我们对触发器的概念、工作原理和应用有了更深入的了解。
触发器是一种重要的存储器件,在数字电路和电子电路设计中有广泛的应用。
熟练掌握触发器的特性和应用,对于学习和理解其他数字电路和时序电路的原理和设计具有重要意义。
一、实验目的1. 掌握基本RS、JK、D和T触发器的逻辑功能及测试方法。
2. 熟悉触发器之间的相互转换方法。
3. 学习触发器在时序电路中的应用。
二、实验原理触发器是一种具有记忆功能的逻辑电路,可以存储1位二进制信息。
触发器分为基本触发器和时钟触发器两大类。
基本触发器包括RS触发器、JK触发器、D触发器和T触发器。
触发器之间的相互转换是数字电路设计中的重要环节。
三、实验仪器与设备1. 数字电路实验箱2. 示波器3. 信号发生器4. 电源四、实验内容与步骤1. 观察基本RS触发器(1)连接电路:将RS触发器的S端连接到高电平,R端连接到低电平,观察Q和Q'端的状态。
(2)改变输入:将S端连接到低电平,R端连接到高电平,观察Q和Q'端的状态。
(3)总结:基本RS触发器具有置0、置1和保持功能。
2. 观察JK触发器(1)连接电路:将JK触发器的J端连接到高电平,K端连接到低电平,观察Q和Q'端的状态。
(2)改变输入:将J端连接到低电平,K端连接到高电平,观察Q和Q'端的状态。
(3)总结:JK触发器具有置0、置1、置Q和置Q'功能。
3. 观察D触发器(1)连接电路:将D触发器的D端连接到高电平,观察Q和Q'端的状态。
(2)改变输入:将D端连接到低电平,观察Q和Q'端的状态。
(3)总结:D触发器具有置0和置1功能。
4. 观察T触发器(1)连接电路:将T触发器的T端连接到高电平,观察Q和Q'端的状态。
(2)改变输入:将T端连接到低电平,观察Q和Q'端的状态。
(3)总结:T触发器具有置Q和置Q'功能。
5. 触发器之间的相互转换(1)RS触发器与JK触发器转换:将RS触发器的S端连接到J端,R端连接到K 端。
(2)D触发器与T触发器转换:将D触发器的D端连接到T端。
6. 触发器在时序电路中的应用(1)设计一个4位二进制计数器:使用D触发器连接成4位二进制计数器,观察计数过程。
实验报告课程名称:数字电子技术实验 指导老师: 樊伟敏 成绩: 实验名称:触发器应用 实验类型: 设计型实验 同组学生姓名:一、实验目的和要求(必填) 二、实验内容和原理(必填)三、主要仪器设备(必填) 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析(必填)七、讨论、心得一、实验目的1. 加深理解各触发器的逻辑功能,掌握各类触发器功能的转换方法。
2. 熟悉触发器的两种触发方式(电平触发和边沿触发)及其触发特点。
3. 掌握集成J-K 触发器和D 触发器逻辑功能的测试方法。
4. 学习用J-K 触发器和D 触发器构成简单的时序电路的方法。
5. 进一步掌握用双踪示波器测量多个波形的方法。
二、主要仪器设备实验选用集成电路芯片:74LS00(与非门)、74LS11(与门)、74LS55(与或非门)、74LS74(双D 触发器)、74LS107(双J—K 触发器),GOS-6051型示波器,导线,SDZ-2实验箱。
三、实验内容、实验原理(或设计过程)、实验电路及实验结果1、 触发器功能的转换:1.1实验原理:将某种功能的触发器转换成另一种功能的触发器时,可以在触发器外添加适当的组合逻辑电路来实现,其结构框图如下图所示:其中D 触发器,T ′触发器,JK 触发器的次态方程如下:D 触发器:; T ′触发器:; JK 触发器:。
1.2 实验内容、设计过程、实验电路与实验结果a. D 触发器转换为T’触发器实验①设计过程:D 触发器和T’触发器的次态方程如下:D 触发器:Q n+1= D T’触发器:Q n+1=!Q n若将D 触发器转换为T’触发器,则二者的次态方程须相等,因此有:D=!Q n所以就可以得到D 触发器转换为T’触发器的转换电路。
②仿真与实验电路图:仿真与实验电路图如图1所示。
1n n n Q Q KQ +=1n n Q Q +=1n Q D +=专业: 工科平台姓名: XXX学号: 308XXXXXXX日期: 10.05.04地点: 东3—306图1 D触发器转换为T’触发器的仿真与实验电路图③实验结果:实验结果如下表所示。
触发器的认识和应用实验报告实验目的:1. 了解触发器的概念和工作原理;2. 掌握触发器的基本应用方法。
实验器材:1. 电路模拟软件;2. 电源模块;3. 电阻、电容、开关等元件。
实验原理:触发器是一种电子元件,用于存储和处理数字信号。
它可以改变输入信号的状态,并在特定条件下触发输出信号的改变。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
实验步骤:1. RS触发器实验:a. 连接RS触发器的RS输入端分别与两个开关和两个电阻相连;b. 连接RS触发器的输出端与LED灯;c. 设计不同的输入信号,观察输出信号的变化。
2. D触发器实验:a. 连接D触发器的D输入端与开关和电阻相连;b. 连接D触发器的时钟输入端和复位输入端;c. 连接D触发器的输出端与LED灯;d. 设计不同的输入信号和时钟信号,观察输出信号的变化。
3. JK触发器实验:a. 连接JK触发器的J、K输入端与开关和电阻相连;b. 连接JK触发器的时钟输入端和复位输入端;c. 连接JK触发器的输出端与LED灯;d. 设计不同的输入信号和时钟信号,观察输出信号的变化。
4. T触发器实验:a. 连接T触发器的T输入端与开关和电阻相连;b. 连接T触发器的时钟输入端和复位输入端;c. 连接T触发器的输出端与LED灯;d. 设计不同的输入信号和时钟信号,观察输出信号的变化。
实验结果:通过观察不同触发器的输入和输出信号,可以发现触发器具有存储和处理数字信号的功能。
不同触发器的输出信号在特定条件下发生变化,可以实现各种逻辑功能的实现。
实验结论:触发器是一种重要的数字电路元件,具有存储和处理信号的功能。
通过设计不同的输入信号和时钟信号,可以实现各种逻辑功能的实现。
在数字电路设计和逻辑控制方面,触发器是必不可少的元件之一。
实验五触发器及应用一实验目的1.掌握RS . D. JK触发器的电路结构及逻辑功能。
2.学习各种触发器功能的测试及应用方法。
3.掌握触发器的应用。
二实验器材74LS00 四2输入与非门74LS20 二4输入与非门74LS74 双D正沿触发器74LS76 双JK触发器蜂鸣器三极管及电阻若干三实验原理触发器是存放二进制信息的基本单元,是构成时序电路的主要元件。
触发器具有两种稳定状态,在时钟脉冲的作用下,根据输入信号的不同,触发器具有置“0”,置“1”,保持和翻转四种功能。
按逻辑功能分类,有RS、D、JK、T触发器。
按时钟脉冲触发方式分,有锁存器,主从触发器和边沿触发器三种。
按制造材料分,有TTL和COMS类,结构差别很大,但逻辑功能基本相同。
1、基本RS触发器基本RS触发器是最简单的触发器,有两个与非门交叉耦合而成。
2、维持阻塞D触发器典型有单D和双D触发器74LS74。
维持阻塞D触发器能够克服基本RS触发器不定状态和空翻现象,属上升沿触发的触发器。
3、主从JK触发器解决空翻的另一类触发器,属下降沿触发,通用性强。
特征方程:=+4、触发器之间的相互转换将JK触发器的J,k两端连一起作为T端,得T触发器,其状态方程为=若将D触发器的~Q与D相连,便成了触发器了。
四实验内容1、单次脉冲发生器按图5、7(a)所示电路接线即构成单次脉冲发生器。
工作时,每按一次按键就从Q端输出工作脉冲。
波形如图,脉冲宽度由T0取决于开关按下的时间。
用双踪视波器同时观测Q,~Q波形。
解:波形形状随着开关按下的时间改变:2、测试D触发器的逻辑功能将D触发器如图接,CP接单脉冲,Q ,~Q接发光二级管,按D触发器的逻辑功能进行调试,记录测试结果。
解:3、测试JK触发器的逻辑功能JK触发器74LS76按图连接,用函数发生器输出的0~5方波信号1kHz做始终脉冲,记录CP、Q1、Q2的同步波形。
解:CP信号波形:Q1,Q2的同步波形:4、触发器的相互转换(1)JK触发器转换成T触发器和触发器。
姓名:xxxxxxxxxxxxxxx学号:xxxxxxxxxx .学院:计算机与电子信息学院专业:计算机类.班级:xxxxxxxxxxxxxxxxxx时间:2019年10月18 日.指导教师:xxxxxxxx .实验名称:集成触发器及应用.一、实验目的1、掌握RS、JK、D触发器的基本逻辑功能测试方法;2、掌握时序电路的设计;二、实验原理触发器是构成时序电路的基本逻辑单元。
它具有两个稳定状态,即“0”状态和“1”状态。
只有在触发信号作用下,才能从原来的稳定状态转变为新的稳定状态。
因此触发器是一种具有记忆功能的电路,可作为二进制存储单元使用。
触发器种类很多,按其功能可分为基本RS触发器、JK触发器、D触发器和T触发器等;按电路的触发方式又可分为电位触发器型、主从型、维阻型、边沿触发器型等。
基本RS触发器是各种触发器中最基本的组成部分,它能存贮一位二进制信息,但有一定约束条件。
例如用与非门组成的RS触发器的R'、S'不能同时为“0”,否则当R’、S’端的“0”电平同时撤销后,触发器的状态不定。
因此只R'=S'=0的情况不允许出现,也就是RS=0约束条件。
基本RS触发器的用途之一是作无抖动开关。
例如在图4-1所示的电路中,当开关S 接通时,由于机械开关在扳动的过程中,存在接触抖动,使得F点电压从+5V直接跃降到0V一瞬间(几十毫秒),会发生多次电压抖动,相当产生连续多个脉冲信号。
如果利用这种电路产生的信号去驱动数字电路,则可能导致电路发生误动作。
图4-1这在某些场合是绝对不允许的,为了消除机械开关的抖动,可在开关S与输入端A之间接入一个RS触发器(见图4-2所示),就能使F端产生很清晰的阶跃信号。
那么这种带RS触发器的开关通常称为无抖动开关(或称为逻辑开关)。
而把有抖动的开关称为数据开关。
图4-2TTL集成触发器主要有三种类型:锁存器、D触发器和JK触发器。
锁存器是电位型触发器。
数电实验报告触发器触发器是数字电路中常用的一种元件,它可以存储和传输信息。
在数电实验中,触发器是一个非常重要的实验内容。
本文将介绍触发器的基本概念、工作原理以及实验过程中的一些注意事项。
一、触发器的基本概念触发器是一种能够在特定条件下改变输出状态的电路元件。
它可以存储一个比特的信息,并根据输入信号的变化来改变输出信号的状态。
触发器有很多种类,其中最常见的是D触发器、JK触发器和SR触发器。
二、触发器的工作原理触发器的工作原理可以用时序图来表示。
以D触发器为例,它有两个输入端(D和CLK)和两个输出端(Q和Q')。
当CLK信号上升沿到来时,D触发器会根据D端的输入信号来改变Q端的输出状态。
如果D端为高电平,那么Q端将保持高电平;如果D端为低电平,那么Q端将保持低电平。
三、实验过程中的注意事项在进行触发器实验时,需要注意以下几点:1. 选择合适的电源电压和电阻:触发器的工作电压范围一般在3V到15V之间,因此在实验中需要选择适当的电源电压。
此外,为了保证电路的稳定性,还需要选择合适的电阻值。
2. 连接正确的电路:触发器实验中,需要将触发器与其他元件(如开关、电源等)正确连接起来。
如果连接错误,可能会导致触发器无法正常工作。
3. 使用合适的测试仪器:在实验中,可以使用示波器、逻辑分析仪等测试仪器来观察触发器的输入输出信号波形。
这样可以更加直观地了解触发器的工作状态。
4. 注意触发器的时序关系:触发器的输出状态是根据输入信号的变化来决定的,因此在实验中需要注意触发器的时序关系。
例如,在D触发器实验中,需要在CLK信号上升沿到来之前,将正确的输入信号D输入到触发器中。
四、实验结果及分析在进行触发器实验后,可以通过观察示波器或逻辑分析仪上的波形图来分析触发器的工作状态。
根据波形图,可以判断触发器是否正常工作,并进一步分析其性能指标,如响应时间、稳定性等。
五、实验应用及展望触发器在数字电路中有广泛的应用。
实验三 触发器及其应用 1.实验目的 (1) 掌握基本RS、JK、D和T触发器的逻辑功能 (2) 掌握集成触发器的逻辑功能及使用方法 (3) 熟悉触发器之间相互转换的方法 2.实验设备与器件
(1) +5V直流电源 (2) 双踪示波器 (3) 连续脉冲源 (4) 单次脉冲源 (5) 逻辑电平开关 (6) 逻辑电平显示器 (7) 74LS112(或CC4027);74LS00(或CC4011);74LS74(或CC4013) 3.实验原理
触发器具有 2 个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。 (1) 基本RS触发器
图4-5-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制 低 电平直接触发的触发器。基本RS触发器具有 置0 、 置1 和 保持 三种功能。通常称S为置“1”端,因为S=0(R=1)时触发器被置“1”;R为置“0”端,因为R=0(S=1)时触发器被置“0”,当 S= R=1 时状态保持;S=R=0时,触发器状态不定,应避免此种情况发生,表4-5-1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成,此时为 高电平 电平触发有效。 表4-5-1 RS触发器的功能表 输 入 输 出 S R Qn+1 Q
n+1
0 1 1 0 1 0 0 1 1 1 Qn Qn
0 0 φ φ 图4-5-1 基本RS触发器 (2) JK触发器
在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是 下降边沿 触发的边沿触发器。引脚功能及逻辑符号如图4-5-2所示。 JK触发器的状态方程为
Qn+1 =JQn+KQn J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。Q与Q 为两个互补输出端。通常把 Q=0、Q=1的状态定为触发器 0 状态;而把Q=1,Q=0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表4-5-2
表4-5-2 JK触发器功能表 输 入 输 出 SD RD CP J K Qn+1 Q
n+1
0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × φ φ
1 1 ↓ 0 0 Qn Qn
1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn Qn 1 1 ↑ × × Qn Qn
注:×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变
Qn(Qn )— 现态 Qn+1(Qn+1 )— 次态 φ— 不定态 JK触发器常被用作缓冲存储器,移位寄存器和计数器。 (3) D触发器 在输入信号为单端的情况下,D触发器用起来最为方便,其状态方程为 Qn+1=Dn ;其输出状态的更新发生在CP脉冲的 s上升 沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前 D 端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存, 分频 和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。 图4-5-3为双D 74LS74的引脚排列及逻辑符号。功能如表4-5-3。
图4-5-3 74LS74引脚排列及逻辑符号 表4-5-3 D触发器功能表 表4-5-4 T触发器功能表 输 入 输出 DS DR
CP T Qn+1
0 1 × × 1 1 0 × × 0 1 1 ↓ 0 Qn 1 1 ↓ 1 Qn
输 入 输 出 SD R
D CP D Qn+1
Q
n+1
0 1 × × 1 0 1 0 × × 0 1 0 0 × × φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × Qn Qn (4) 触发器之间的相互转换 在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起,并认它为T端,就
得到所需的T触发器。如图4-5-4(a)所示,其状态方程为: Qn+1=TnQ +T1Qn 。
(a) T触发器 (b) T'触发器 图4-5-4 JK触发器转换为T、T'触发器 T触发器的功能如表4-5-4。
由功能表可见,当 0 时,时钟脉冲作用后,其状态保持不变;当 1 时,时钟脉冲作用后,触发器状态翻转。所以,若将T触发器的T端置“1”,如图4-5-4(b)所示,即得T'触发器。在T'触发器的CP端每来一个CP脉冲信号,触发器的状态就翻转一次,故称之为反转触发器,广泛用于 计数 电路中。 同样,若将D触发器 端与D端相连,便转换成T'触发器。如图4-5-5所示。 JK触发器也可转换为D触发器,如图4-5-6。
图4-5-5 D转成T' 图4-5-6 JK转成D (5) CMOS触发器
Q① CMOS边沿型D触发器 CC4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触 发器,表4-5-5为其功能表,图4-5-7为引脚排列。
表4-5-5 CC4013功能表
图4-5-7 双上升沿D触发器 ② CMOS边沿型JK触发器 CC4027是由CMOS传输门构成的边沿型JK触发器,它是上升沿触发的双JK 触发器,表4-5-6为其功能表,图4-5-8为引脚排列。
表4-5-6 CC4027功能表
图4-5-8 双上升沿J-K触发器
CMOS触发器的直接置位、复位输入端S和R是 高 电平有效,当S=1(或R=1)
输 入 输 出 S R CP D Qn+1 1 0 × × 1 0 1 × × 0 1 1 × × φ 0 0 ↑ 1 1 0 0 ↑ 0 0 0 0 ↓ × Qn
输 入 输 出 S R CP J K Qn+1 1 0 × × × 1 0 1 × × × 0 1 1 × × × φ 0 0 ↑ 0 0 Qn 0 0 ↑ 1 0 1 0 0 ↑ 0 1 0 0 0 ↑ 1 1 Qn
0 0 ↓ × × Qn 时,触发器将不受其它输入端所处状态的影响,使触发器直接接置1(或置0)。但直接置位、复位输入端S和R必须遵守RS=0的约束条件。CMOS触发器在按逻辑功能工作时,S和R必须均 置0 。
4.实验内容 (1) 测试基本RS触发器的逻辑功能 按图4-5-1,用两个与非门组成基本RS触发器,输入端R、S接逻辑开关的输出插口,
输出端 Q、Q接逻辑电平显示输入插口,按表4-5-7要求测试,记录之。 表4-5-7 RS触发器功能测试 R S Q Q
0 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 (2) 测试双JK触发器74LS112逻辑功能
① 测试RD 、SD的复位、置位功能 任取一只JK触发器,RD、SD、J、K端接逻辑开关输出插口,CP端接单次脉冲源,Q、Q端接至逻辑电平显示输入插口。要求改变RD,SD(J、K、CP处于任意状态),并在RD=
0(SD=1)或SD=0(RD=1)作用期间任意改变J、K及CP的状态,观察Q、Q状态。自拟表格并记录之。 ② 测试JK触发器的逻辑功能
按表4-5-8的要求改变J、K、CP端状态,观察Q、Q状态变化,观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由1→0),记录之。 ③ 将JK触发器的J、K端连在一起,构成T触发器。 在CP端输入1HZ连续脉冲,观察Q端的变化。
在CP端输入1KHZ连续脉冲,用双踪示波器观察CP、Q、Q端波形,注意相位关系,描绘之。 表4-5-8 JK触发器功能测试 输 入 输 出 SD R
D CP J K
nQ n
Q
0 1 ╳ ╳ ╳ 1 0 1 0 ╳ ╳ ╳ 0 1 0 0 ╳ ╳ ╳ 1 1 1 1 ↓ 0 0 nQ n
Q
1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn nQ
(3) 测试双D触发器74LS74的逻辑功能 ① 测试RD 、SD的复位、置位功能 测试方法同实验内容1、2,自拟表格记录。 ② 测试D触发器的逻辑功能 按表4-5-9要求进行测试,并观察触发器状态更新是否发生在CP脉冲的上升沿(即由0→1),记录之。
表4-5-9 D触发器功能表 输 入 输 出 SD R
D CP D
1nQ 1nQ
0 1 ╳ ╳ 1 0 1 0 ╳ ╳ 0 1 0 0 ╳ ╳ 1 1 1 1 ↑ 0 0 1 1 1 ↑ 1 1 0