缓冲电路设计及仿真
- 格式:doc
- 大小:1.95 MB
- 文档页数:17
Protel99是一个全32位的运行于Windows9X/NT环境下的EAD软件,它
的主要功能模块包括电路原理设计、PCB板设计和电路仿真,各模块具有丰富的功能,可以实现电路设计与分析的目的。
用于电路仿真的Simulate模块是一个功能强大的数模混合信号电路仿真器。
它能够提供连续的模拟信号和离散数字信号仿真,使设计者可以方便地对设计中的一组混合信号进行仿真分析,从而提高电路的设计工作效率、缩短开发周期并降低开发成本。
一、电路参数说明
电源电压V1=5v,电阻R1, R2为50K,电容C1=3.3uF.该电路实现缓冲的作用,使输出电压VSRC趋于稳定。
二、电路原理图
三、仿真图说明:
图中第二个图是输出电压逐渐趋于稳定的过程。
第三个图是表示C1上的瞬态电流,
最后一个图表示的是R1消耗的功率。
集成电路CAD实验报告姓名:席悦学号:2120503018 班级:微电子31班一、实验目的:通过设计一个简单的缓冲器的原理图到最终的版图,对Cadence的Composer,Analog Design Environment,Virtuoso,Assura等各大功能模块逐一了解,使学生掌握模拟集成电路设计的总体流程,为日后的学习、工作打下坚实的基础。
二、实验项目:1.缓冲器的设计:在配置好Cadence之后,进入Cadence的CIW界面。
为设计一个完整的缓冲器,首先需要设计一个反相器。
利用Cadence的电路编辑工具Composer-Schematic绘制如下图所示的inverter电路:之后利用此inverter Schematic 构建如下图所示的inverter Symbol:我们知道,一个Buffer是由两个Inverter组成,利用前边构建Inverter Schematic的方法,画出缓冲器Buffer的电路原理图:其中的反相器直接调用之前做好的Inverter的Symbol。
同样的,利用此缓冲器的原理图生成相应的缓冲器Symbol图:之后构建仿真电路,对所设计的Buffer电路进行电路仿真(ADE)。
仿真电路图如下:在仿真过程中,我们分别采用tt,ss,ff工艺角进行仿真,得到了如下的波形图和仿真数据:①tt工艺角:其相应数据参数为:Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 111.36ps, 778.31ps, 50psx[1], 5.1063ns ,5.9952ns, 5.05ns②ss工艺角:其相应数据参数为:Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 121.55ps, 927.99ps, 50psx[1], 5.1155ns, 6.1676ns, 5.05ns③ff工艺角:其相应数据参数为:Marker, /I5/V1, /OUT, /INM0: Y, 900mV, 900mV, 900mVx[0], 103.43ps, 653.72ps, 50psx[1], 5.0984ns, 5.8613ns, 5.05ns④分析总结:通过对不同工艺角的仿真,可以清晰的看到ss的上升延迟和下降延迟时间最长,而ff的上升延迟和下降延迟最短,而tt工艺角是上升延迟和下降延迟的典型值。
ASIC课程设计——MOS输出级电路设计与Hspice仿真————————————————————————————————作者:————————————————————————————————日期:目录一.背景介绍 (1)二.设计要求与任务 (2)三.电路原理及设计方法 (2)1.电阻负载共源级放大器电路原理分析 (3)2.有源负载共源放大器设计方法 (5)四.HSpice软件环境概述 (7)1.简介 (7)2.特点 (8)3.界面预览 (8)五.设计过程 (10)六.结果和讨论 (11)七.设计心得 (12)八.库文件程序附录 (13)一.背景介绍ASIC是Application Specific Integrated Circuit的英文缩写,在集成电路界被认为是一种为专门目的而设计的集成电路。
ASIC的设计方法和手段经历了几十年的发展演变,从最初的全手工设计已经发展到现在先进的可以全自动实现的过程。
在集成电路界ASIC被认为是一种为专门目的而设计的集成电路。
是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。
ASIC分为全定制和半定制。
全定制设计需要设计者完成所有电路的设计,因此需要大量人力物力,灵活性好但开发效率低下。
如果设计较为理想,全定制能够比半定制的ASIC芯片运行速度更快。
半定制使用库里的标准逻辑单元(Standard Cell),设计时可以从标准逻辑单元库中选择SSI(门电路)、MSI(如加法器、比较器等)、数据通路(如ALU、存储器、总线等)、存储器甚至系统级模块(如乘法器、微控制器等)和IP核,这些逻辑单元已经布局完毕,而且设计得较为可靠,设计者可以较方便地完成系统设计。
现代ASIC常包含整个32-bit处理器,类似ROM、RAM、EEPROM、Flash的存储单元和其他模块. 这样的ASIC常被称为SoC(片上系统)。
湖南人文科技学院毕业设计二阶RC有源滤波器的设计报告滤波器是一种能够使有用频率信号通过,而同时抑制(或衰减)无用频率信号的电子电路或装置,在工程上常用它来进行信号处理、数据传送或抑制干扰等。
有源滤波器是由集成运放、R、C组成,其开环电压增益和输入阻抗都很高,输出阻抗又低,构成有源滤波电路后还具有一定的电压放大和缓冲作用,但因受运算放大器频率限制,这种滤波器主要用于低频范围。
设计几种典型的二阶有源滤波电路:二阶有源低通滤波器、二阶有源高通滤波器、二阶有源带通滤波器,研究和设计其电路结构、传递函数,并对有关参数进行计算,再利用multisim 软件进行仿真,组装和调试各种有源滤波器,探究其幅频特性。
经过仿真和调试,本次设计的二阶RC有源滤波器各测量参数均与理论计算值相符,通频带的频率响应曲线平坦,没有起伏,而在阻频带则逐渐下降为零,衰减率可达到|-40Db/10oct|,滤波效果很理想。
1965年单片集成运算放大器的问世,为有源滤波器开辟了广阔的前景;70年代初期,有源滤波器发展引人注目,1978年单片RC有源滤波器问世,为滤波器集成迈进了可喜的一步。
由于运放的增益和相移均为频率的函数,这就限制了RC有源滤波器的频率范围,一般工作频率为20kHz左右,经过补偿后,工作频率也限制在100kHz以内。
1974年产生了更高频的RC有源滤波器,使工作频率可达GB/4(GB为运放增益与带宽之积)。
由于R的存在,给集成工艺造成困难,于是又出现了有源C滤波器:就是滤波器由C和运放组成。
这样容易集成,更重要的是提高了滤波器的精度,因为有源C滤波器的性能只取决于电容之比,与电容绝对值无关。
由RC有源滤波器为原型的各类变种有源滤波器去掉了电感器,体积小,Q值可达1000,克服了RLC无源滤波器体积大,Q值小的缺点。
但它仍有许多课题有待进一步研究:理想运放与实际特性的偏差的研究;由于有源滤波器混合集成工艺的不断改进,单片集成有待进一步研究;应用线性变换方法探索最少有源元件的滤波器需要继续探索;元件的绝对值容差的存在,影响滤波器精度和性能等问题仍未解决;由于R存在,集成占芯片面积大,电阻误差大(20%~30%),线性度差等缺点,使大规模集成仍然有困难。
ARINC429总线接口电路设计及仿真【摘要】本文简要地介绍了ARINC429总线传输规范及数据特性,并对某型发射装置外场测试设备中的ARINC429总线接口的结构和功能进行了分析,然后利用VHDL语言对其逻辑功能进行了描述,最后借助于XILINX Spantan-3 FPGA进行了逻辑功能仿真验证。
【关键词】ARINC429;FPGA;VHDL0 引言ARINC429总线是目前在航空电子领域内广泛应用的一种数字信息传输标准,随着数字化传输技术的不断发展,其应用范围愈加广泛。
同样ARINC429总线在导弹发射装置及其测试设备中也得到了广泛地应用,本文研究一种利用FPGA并借助于VHDL语言来实现某外场测试设备中ARINC429总线接口数字部分的设计方案,它克服了传统的ARINC429接口芯片固有的缺点,使系统的综合性能得到了明显的改善和提高。
1 ARINC 429总线简介[1]ARINC429总线是一种数字信息传输标准,它采用双极性归零码进行数据调制,并通过一对双绞屏蔽线进行反相传输,因此具有很强的抗干扰能力。
一个ARINC429数字信息字由32个码位组成,共分为五段,其字格式如表1所示。
表1 ARINC429数字字格式ARINC429的32位数据字采用双极性归零方式进行调制,然后以脉冲形式进行发。
发送的脉冲电平有三种:高电平(+10V)、0电平(0V)以及低电平(-10V),分别对应于逻辑1、发送时钟脉冲和逻辑0,并且高低电平只在每一个发送时钟周期的前一半有效,在后一半周期,电位回到0电平,以保持发送信息与时钟的同步。
ARINC429总线以单向串行方式传输数字信息,其传输速率分为100kbps (高速)和12.5kbps(低速)两种,可以通过相应的控制位来实现高低传输速率的选择,但两者不得在同一总线中混用。
2 基于FPGA的实现方案基于FPGA的ARINC429总线接口设计采用了数字系统设计中广泛应用的“自顶向下”的设计方法,首先从总体上对系统进行功能、层次的分解,然后对各子系统和模块进行基于VHDL语言的详细设计,最后在进行逻辑功能仿真和综合时序仿真的基础上进行了系统集成。
作者:旋极科技公司荆立志来源:《电子产品世界》电子电路设计中EMC/EMI的模拟仿真为了保证设计的PCB板具有高质量和高可靠性,设计者通常要对PCB板进行热温分析,机械可靠性分析。
由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI (电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。
与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
PCB设计中EMC/EMI分析的对象在PCB设计中,EMC/EMI主要分析布线网络本身的信号完整性,实际布线网络可能产生的电磁辐射和电磁干扰以及电路板本身抵抗外部电磁干扰的能力,并且依据设计者的要求提出布局和布线时抑制电磁辐射和干扰的规则,作为整个PCB设计过程的指导原则。
具体来说,信号完整性分析包括同一布线网络上同一信号的反射分析,阻抗匹配分析,信号过冲分析,信号时序分析,信号强调分析等;对于邻近布线网络上不同信号之间的串扰分析。
在信号完整性分析时还必须考虑布线网络的几何拓扑结构,PCB绝缘层的电介质特性以及每一布线层的电气特性。
电磁辐射分析主要考虑PCB板与外部的接口处的电磁辐射,PCB板中电源层的电磁辐射以及大功率布线网络动态工作时对外的辐射问题。
如果电路设计中采用了捆绑于大功率IC上的散热器(例如奔腾处理器外贴的金属散热器),那么这样的散热器在电路动态工作中如同天线一样不停地向外辐射电磁波,因此必须列为EMC分析的重点。
现在已经有了抑制电子设备和仪表的EMI的国际标准,统称为电磁兼容(EMC)标准,它们可以作为普通设计者布线和布局时抑制电磁辐射和干扰的准则,对于军用电子产品设计者来说,标准会更严格,要求更苛刻。
对于高速数字电路设计,尤其是总线上数字信号速率高于50MHz时,以往采用集总参数的数学模型来分析EMC/EMI特性显得无能为力,设计者们更趋向于采用分布参数的数学模型做布线网络的传输线分析(TALC)。
Application ReportZHCA658 – Jul 20161降压式电路的缓冲电路原理和快速设计Zhengxing LiSales and Marketing/East ChinaGavin Wang Application/SVA摘要本应用报告首先给出了降压式开关电路(buck )在上管开通瞬间的的一个等效谐振回路模型。
根据该模型推导出使得开关振铃最小化的阻容缓冲电路(snubber )的参数计算公式,并结合参数公式给出了一套snubber 电路的快速设计方法,最后以LM5119的EVM 为例给出了snubber 的设计过程和结果。
.Contents1Buck 电路中snubber 的引入和参数优化 .......................................................................................2 1.1 Snubber 电路的引入 ................................................................................................................ 2 1.2 包含寄生参数的振铃回路等效 .................................................................................................. 2 1.3 等效模型下的snubber 参数计算 . (3)2 一种实用快捷的snubber 设计方法................................................................................................. 6 2.1 设计步骤 ................................................................................................................................. 6 2.2 LM5119 EVM 缓冲电路设计实例 ............................................................................................. 7 参考文献 ................................................................................................................................................. 9 FiguresFigure 1.常见的buck 开关波形 ................................................................................................. 2 Figure 2. 包括了主要寄生参数的buck 电路模型......................................................................... 3 Figure 3. 上管振铃电路等效模型 ................................................................................................. 3 Figure 4. 不同电阻值下对振铃的抑制效果对比 ........................................................................... 4 Figure 5. 相同电阻值下电容值变大对振铃的影响 ........................................................................ 5 Figure 6. 上管开通瞬间关键节点波形.......................................................................................... 6 Figure 7. BOOT charging circuit .............................................................................................. 6 Figure 8. LM5119 EVM 原始的振铃波形 . (8)Figure 9. LM5119 EVM 在SW 对地增加220pF 后的振铃波形 ...................................................8 Figure 10.LM5119 EVM 在采用了2.2Ohm+3.3nF 缓冲电路后的振铃波形 (9)ZHCA658降压式电路的缓冲电路原理和快速设计1 Buck 电路中snubber 的引入和参数计算1.1 Snubber 电路的引入由于寄生参数的存在,开关电源电路在开关动作瞬间会产生开关振铃。
1 缓冲电路作用 缓冲电路一般并联在开关器件两端,主要有抑制过电压、降低器件损耗、消除电磁干扰的作用。 1) 抑制过电压 逆变器高频工作时,开关器件快速开通、关断。由于主电路存在杂散电感,器件在开关过程中,急剧变化的主电路电流会在杂散电感上感应出很高的电压,使器件在关断时承受很高的关断电压。在器件关断时,主电路杂散电感上会产生与直流电压同向的感应电压
pdiL
dt ,若无缓冲电路,则该电压会加在器件两端形成过电压,当该电压超过器件额定电
压时,器件损坏。此外,反并联二极管在反向恢复时产生的di/dt也会导致较高的过电压。 2) 降低器件损耗 已知器件的功耗由下式决定:
01T
PuidtT (1.1)
在电路中增加缓冲电路,可以改变器件的电压、电流波形,进而降低损耗。从下图可知,在没有缓冲电路时,电压快速升至最大值,而此时电流依然是最大值,此时的损耗最大。加入缓冲电路后,避免了电压、电流出现同时最大值的情况,损耗得以降低。 UDS无缓冲电路UDS
IDID
有缓冲电路
3) 消除电磁干扰 电路运行时,在没有缓冲电路的情况下,器件两端电压会发生高频振荡,产生电磁干扰。采用缓冲电路,可抑制器件两端电压的高频振荡,起到减小电磁干扰的作用。 因此,降低或消除器件电压、电流尖峰,限制dI/dt或dV/dt,降低开关过程中的振荡以及损耗,我们在逆变器中设计缓冲电路,以保证器件安全可靠工作。
2 杂散电感的测量与计算
设计缓冲回路之前,首先需要确定杂散参数的量。杂散电感是特定电路布局的结果,不容易计算出来,我们一般采用测量的方法来确定杂散电感的大小。在没有任何缓冲回路时,用示波器观察器件关断时的振荡周期T1;接着,在开关管两端并联一个值确定的电容,即
测试电容testC ,重新测量器件关断时的振荡周期T2。则杂散电感可由下式得出: 2221p2
()L4testTTC (2.1)
杂散电容为: 21(2)ppiCLf (2.2)
其中if 为无缓冲电路时的振荡频率。 3 缓冲电路分类 缓冲电路主要分为如下三类,分为C型缓冲电路、RC型缓冲电路、RCD型缓冲电路。
C型RC型RCD型
图C缓冲电路适用于小功率等级的IGBT,对瞬变电压非常有效且成本较低。但这种缓冲电路随着功率等级的增大,会与直流母线寄生电感产生振荡。RCD型缓冲电路则可以避免这种情况,由于快恢复二极管可以箝位瞬变电压,从而抑制谐振产生。在功率等级进一步增大时,此种缓冲电路的回路寄生电感会变得很大,导致不能有效控制瞬变电压。因此在大功率场合可用RCD缓冲电路,该缓冲电路既可有效抑制振荡还具有回路寄生电感较小的优点。 电路类型 C型吸收电路 RC型吸收电路 RCD型吸收电路 特点 电路简单、成本 低、易产生振 荡、会引起集电 极电流升高 结构简单、易造成过 冲电压、会引起集电 极电流升高 克服过冲电压过 高、过电压抑制效果 较好、会引起集电极 电流升高 范围 中等容量装置 小容量、低频率装置 小容量、低频率装置 下表是针对直流母线电感量,以过冲电压100V为前提计算出的推荐值,便于缓冲电路的设计。 4 缓冲电路工作原理及计算 线路因杂散电感会产生的瞬态浪涌高压,这种浪涌电压如果不加以抑制,可能会造成功率开关器件的损坏。而减少这种浪涌电压的途径有2种,一是采用层状母线结构,降低母线寄生漏电感;另一种方法是安装缓冲电路。缓冲电路在开关器件关断时工作,起到提供旁路的作用,从而达到抑制尖峰电压的目的,同时还可以减小功率器件的开关损耗。
4.1 电容型缓冲电路
C型 电容型缓冲电路在器件开通时有浪涌电流,因此用于小电流应用场合(<50A)。在高频场合下,为减小损耗,也会考虑这种拓扑。 根据能量转移关系,要求在器件开通过程中将吸收的能量释放: (4.1) 可得: (4.2)
4.2 RC型缓冲电路
RC型 RC缓冲电路中,缓冲电阻R越小,缓冲电容越大,则缓冲效果越明显,但是要考虑电阻R上的损耗。 器件关断时,电容C储存能量,在下一次器件开通时,电容中的能量以热能的形式消耗在电阻R上,而电容上的存储的能量为:
212CsDSWCU (4.3)
其中,DSU 为器件关断电压。又在电阻上消耗的能量与每个周期电容的充放电次数成正比,因此在电阻上消耗的能量为: 21*2RsDSPCUfn (4.4)
其中f为器件工作频率。n为每个周期电容电压转换次数,半桥电路中,每个周期电容电压发生两次转换,因此n取2,即:
2RsDSPCUf (4.5)
缓存电容的选择要满足两个要求,首先, 缓存电容能够存储的能量要比电路中杂散电感存储的能量要大,也就是要满足下式:
221122sdspCULI (4.6)
其次,缓冲电路的时间常数要比功率器件导通时间短, 这样在开关管导通的时候存储在 缓存电路中的能量才能够释放完毕, 一般情况下,认为3倍的时间常数可以完成放电过程,则:
3 ssonRCt (4.7)
其中ontDT ,D为占空比,T器件开关周期。所以
3ssDTRC (4.8)
此外,还要考虑放电电流不可太大。最后综合电阻功率与过压情况选择参数。综上所述,得到:
222pR
s
DSDS
LIP
CUfU (4.9)
23ssssLDTRCC (4.10)
4.3 RCD缓冲电路 RCD型电路又分为如下三类。其中,Ⅱ型电路采用2组Ⅰ 型缓冲电路, 使用快恢复二极管钳位瞬变电压, 可抑制振荡发生, 适用于中大容量器件, 但缓冲电路的损耗很大。Ⅰ型电路将RCD 缓冲电路直接并接在桥臂两端, 这种电路抑制器件关断瞬态电压的效果好, 而抑制器件开通时的瞬态电压效果稍差。Ⅲ 型缓冲电路由于每个元件有各自独立的吸收电路, 既可抑制关断浪涌电压, 缓冲电路的损耗又很小, 适合于大功率电路。
Ⅱ型Ⅲ型I型 电路类型 RCD吸收电路(Ⅰ型) RCD吸收电路(Ⅲ型) 特点 过电压抑制效果好、不会引起集电极电流上升、附加损耗小、吸收回路寄生电感较大 过电压抑制效果好、不会引起集电极电流上升、附加损耗小、吸收回路寄生 电感小 适用范围 中等容量、较高频率装置 大容量、高频率装置 4.3.1 Ⅰ型缓冲电路 RCD型 缓冲电路工作过程可以简单分析如下:当开关管T截止时,原来流过引线电感Ls的电流通过Cs、Ds旁路,从而将Ls上的储能转移到Cs,避免在器件关断时由于电流突变,引起在器件两端产生很高的电压尖峰,因而大大降低了在开关管截止瞬间在其两端所产生的过电压;当开关管T导通时,Cs的储能通过开关管T、缓冲电阻Rs释放,从而使其两端的电压下降到母线电源电压Vd,为下次的缓冲吸收作好准备。
以开关T1关断时刻为起点来分析缓冲电路的工作原理,其工作过程可分为3个阶段,即线性化换流、杂散电感Lp谐振放能、缓冲电容Cs放电。 a) 线性化换流过程 此阶段从开关T1接收关断信号开始到开关T1完全截止结束。流过Lp的母线电流经T1和缓冲电路2条支路分流。由于此过程时间很短,一般为纳秒级,因此可将此工作过程中电压、电流的变化线性化来处理。其等效电路如下图: VdcLpILIDSIcsCsDs
Ls
设线性化换流过程持续的时间为,由上图得: LcsDSLfcsLfIiitiI(1)ttiItDS
(2.11)
当时,即换流过程结束,有: LfcscscsssIt1Vidt(0)C2CdcVV
(2.12)
在此过程中,开关器件1端的电压为,由于实际的换流过程并非完全线性,因此在过程中会出现第一个电压尖峰,且此电压尖峰与母线电流、缓冲电路寄生电感、关断时电流的有关。 b) 杂散电感谐振放能阶段 线性化换流阶段结束后,开关完全截止。主回路杂散电感pL与缓冲电容Cs谐振,pL 中储存的能量通过Cs泄放·当达到谐振峰值时,回路电流i为零,缓冲电路二极管DS截止,钳位防止振荡的发生。在此过程中将出现第二个电压尖峰,且此电压尖峰是由杂散电感引起,在下面的分析中可看到,该电压尖峰与母线电流、杂散电感pL、缓冲电路寄生电感、缓冲电容有关。这一过程的等效电路如下图: VdcLpLs CsDs
IL
令 psLLL (2.13)
电路方程为: 2cscsscs2dVdiLVLCVdtdVtdc
(2.14)
初始条件为: Lf
LcssIti0IV0V2Cdc;
(2.15)
由电路方程得:
cscs0s01222css0VtVV0VcosktZi0sinktV[V0V(Zi0)]sin(kth)dcdc
dcdc
(2.16)
其中,,, 可求得,当时,电容两端的电压峰值: 12
22
cspkcssV[V0(Zi0)]dcdcVV
(2.17)
因此,可得:
Lss2
2
cspkdccsdc
ILC(VV)V0V
(2.18)
若是忽略换流器件的升高,可取: Lss2
cspkILCVVdc
(2.19)
c) 缓冲电容放电阶段及缓冲电阻的参数计算 谐振放能阶段结束后,通过、电源和负载放电。在放电期间,可认为负载是恒流源。有了负载后,可不考虑Ls、Lp对放电的影响。其等效电路图如下图。