微机原理复习

《微机原理及应用》复习大纲《微机原理及应用》复习大纲第一章概述1、数制的互相转换；2、有符号数的原码反码补码的变换及ASCII码；3、冯诺依曼计算机体系的构成即微机的系统组成；4、微机的性能指标。

可供用来复习知识点的课后习题：1.2--1.6、1.8、1.9、1.11和1.13。

第二章微处理器结构1、物理地址的形成原理及规则字；2、8086的内部寄存器：4个数据寄存器、4个段寄存器、4个指针与变址寄存器以及FLAGS，其中FLAGS要熟悉除DF和TF外的7个标志位。

3、8086的存储器及I/O的寻址。

可供用来复习知识点的课后习题：2.2、2.4和2.7。

第三章指令系统和寻址方式1、8086汇编指令中7种数据寻址的方法：立即寻址方式、寄存器寻址方式、存储器寻址方式。

其中存储器寻址方式又有5种：直接寻址方式、寄存器间接寻址方式、寄存器相对寻址方式、基址变址寻址方式和相对基址变址寻址方式。

2、数据传送指令的使用及注意事项：除PUSHF和POPF外的通用传送指令，累加器专用传送指令及除LDS和LES外的地址传送指令。

3、算术运算指令的使用及注意事项：只要求除NEG之外的加减法指令。

4、逻辑运算指令和移位指令的使用及注意事项；5、理解P82-P83页中条件转移指令的成立条件；6、理解循环控制指令LOOP。

可供用来复习知识点的课后习题：3.2--3.4、3.7--3.11、3.13--3.18。

第四章汇编语言程序设计1、操作数中的常数和表达式：数制常数、字符串常数和符号常数的表达；算术运算符、逻辑运算符、关系运算符、分析运算符及组合运算符中的PTR。

2、定义符号的伪指令和定义数据的伪指令：EQU、=；根据常用定义数据伪指令画内存分配图。

3、能够阅读顺序结构、分支结构及循环结构的短程序。

可供用来复习知识点的课后习题：4.1、4.3--4.7、4.9--4.11。

第五章微处理器总线时序和系统总线1、熟悉8086的常用引脚：CLK、VCC、GND、RESET、NMI、INTR、/RD、/WR、ALE、M//IO、/BHE、MN//MX、READY2、掌握3种周期的关系及TW 和TI；3、内总线的3个组成部分。

《微机原理》复习大纲1.考试方法和考试时间微机原理考试为笔试，总分100，考试时间为2小时。

2.各个章节的要求第1、2、3章重点掌握（BCD码），掌握二、十转换，二、十六进制转换。

理解计算机数制中二进制、十六进制、十进制的制式。

掌握二进制编码，理解ASCII码、数字、大写字母A～Z和小写字母a～z的ASCII码表述，熟悉二进制编码与数制之间的相互转换。

理解组合式、未组合式数的表达方法。

理解二进制的原码、反码和补码，及其在8位和16位字长下的范围，掌握二进制运算。

理解位（Bit）、字（Word）、字节（Byte）、中央处理单元（CPU）等名词术语的含义。

掌握基本组成电路的各自特点和用途，主要包括：ALU、累加器、ROM、RAM；以及三态、地址等相关的概念。

通过对简化模型机的学习，理解微机的整个工作过程及各部件的主要功能。

了解现代技术在微机中的应用。

熟悉一般微型计算机的组成。

理解PC机的基本配置及各部件的主要功能。

第4章8086的指令系统掌握Intel 8086的功能结构及执行特点，寄存器结构及分类，物理地址的形成。

中断操作及相关的概念，包括中断向量的形成等。

掌握各引脚之间的配合是实现读、写操作以及中断操作的必要条件。

熟悉总线操作的指令周期、总线周期和T状态的含义及基本总线周期的组成。

熟悉系统总线按物理特性和功能特性的主要分类，掌握总线的三种数据传输方式。

第5章8086的指令系统理解指令的构成，熟悉指令操作数有效地址（EA）的形成。

熟悉立即寻址，直接寻址，寄存器寻址，寄存器间接寻址，变址寻址，基址加变址寻址方式中操作数寻址过程。

掌握间接寻址和基址加变址寻址方式中寄存器的约定，段基数及操作数地址的确定，理解段超越的概念及其使用。

熟悉8086标志寄存器中6位标志位的含义及相应位置。

理解3位控制位的作用。

熟悉8086指令系统中数据传送，算术运算，逻辑运算，串操作和控制传送指令的含义及操作过程，熟悉算术运算和逻辑运算对标志位的影响。

1. 简述8086的最小方式和最大方式。

答：8086 CPU有两种工作模式，即最小模式和最大模式。

当MN/MX引脚接高电平时是最小方式，最小模式的特点是: 适用于单一处理机系统；不需总线控制器8288（对内存储器和I/0接口所需的控制信号都由CPU直接提供）；M/IO引脚可直接引用。

当MN/MX引脚接地时是最大方式，最大模式的特点是:适用于多处理机系统；需总线控制器8288（对内存储器和I/O接口所需的控制信号要由专用的总线控制器8288提供）；M/IO引脚不可直接引用。

2.8086系统中，下一条指令所在单元的物理地址如何计算?答：指令的物理地址为:16×CS+IP(注意CS、IP为十进制值)。

1.8086是( C )。

A.单片机B.单板机C.微处理器D.微机系统2.单片机是( B )。

A.微处理器B.微型计算机C.微机系统D.中央处理器2.设BX=0123H DI=1000H DS=3200H，默认DS作为操作数对应的段寄存器(假定没使用段前缀)，试指出下列指令的寻址方式，并写出其操作数的有效地址和物理地址。

(1)MOV AX，[1A38H]解:（1）直接寻址有效地址=1A38H，物理地址=32000H+1A38H=33A38H(2)MOV AX，[BX]解:（2）寄存器间接寻址有效地址=0123H物理地址=32000H+0123H=32123H(3)MOV AX，[BX+1A38H]解:(3)寄存器相对基址寻址有效地址=0123H+1A38H=1B5BH，物理地址=32000H+1B5B=33B5BH(4) MOV AX，[BX+DI]解:(4) 基址变址寻址有效地址=0123H+1000H=1123H，物理地址=32000H+1123H=33123H(5)MOV AX，[BX+DI+1A38H]解:(5)相对基址变址寻址有效地址=0123H+1000H+1A38H=2B5BH，物理地址=32000H+2B5BH=34B5BH4. 如何通过页目录项和页表项得到物理地址。

微机原理复习资料微机原理是计算机科学与技术专业的一门重要课程，它是计算机硬件组成和工作原理的基础课程。

以下是我为您整理的微机原理复习资料。

第一部分：计算机硬件组成1. 计算机的基本组成部分：中央处理器(CPU)、内存、输入设备、输出设备、存储设备和总线。

2. 中央处理器（CPU）：是计算机中的核心部件，包括控制器和算术逻辑单元(ALU)。

控制器负责指令的解析和执行，ALU负责运算和逻辑判断。

3. 内存：是计算机用于存储数据和指令的地方，分为主存储器(RAM)和辅助存储器(硬盘、U盘等)。

主存储器以字节为单位进行寻址，每个字节都有一个唯一的地址。

4. 输入设备：用于将外部数据输入到计算机中，例如键盘、鼠标、扫描仪等。

5. 输出设备：用于将计算机处理的数据输出到外部，例如显示器、打印机、音频设备等。

6. 存储设备：用于永久性存储数据，例如硬盘、光盘、闪存等。

7. 总线：计算机各个组件之间传递数据和控制信号的通道，分为数据总线、地址总线和控制总线。

第二部分：计算机工作原理1. 计算机的工作过程分为取指令、解析指令、执行指令和存储结果四个阶段。

2. 取指令阶段：从内存中读取指令。

3. 解析指令阶段：对指令进行解析，确定指令的类型和操作对象。

4. 执行指令阶段：根据指令的要求执行相应的操作，包括算术运算、逻辑运算、数据传输等。

5. 存储结果阶段：将运算结果存储到指定的位置。

6. 指令周期和时钟频率：指令周期是执行一条指令所需要的时间，时钟频率是计算机的工作速度。

时钟周期等于1/时钟频率。

7. 硬件中断和软件中断：硬件中断是由外部设备引发的中断，软件中断是由程序指令引发的中断。

8. 存储器体系结构：存储器层次结构包括寄存器、高速缓存、主存储器和辅助存储器。

存储器的访问速度由快到慢依次为：寄存器>高速缓存>主存储器>辅助存储器。

其中高速缓存用于缓存主存储器中的数据，提高数据访问速度。

第三部分：指令系统和编程1. 指令系统是计算机执行各种操作的指令集合，分为指令格式和指令操作码两部分。

微机原理复习知识点总结微机原理是计算机专业的一门基础课程，它主要介绍计算机硬件的基本工作原理、组成部分和相互关系。

下面是微机原理复习的知识点总结。

1.计算机系统组成计算机系统由硬件和软件两部分组成。

硬件包括中央处理器（CPU）、内存、I/O设备等，而软件则包括系统软件和应用软件。

计算机系统是一个由多个硬件和软件组成的整体，它们相互协作完成各种任务。

2.CPU的组成和工作原理CPU是计算机的核心部件，它由控制单元（CU）和算术逻辑单元（ALU）组成。

控制单元负责解析并执行指令，而算术逻辑单元则负责进行数学和逻辑运算。

CPU通过时钟周期来控制指令的执行。

3.存储器的分类和特点存储器主要分为内存和外存。

内存是计算机中用于存储数据和程序的的临时储存设备，其特点是访问速度快、容量较小、断电时数据丢失；外存则用于长期保存数据，其特点是容量大、断电数据不丢失、访问速度较慢。

4.总线的分类和功能总线是计算机各个组件之间传输数据和控制信号的通道。

根据功能可以将总线分为地址总线、数据总线和控制总线。

地址总线用于指定内存或I/O端口的地址，数据总线用于传输数据，控制总线用于控制数据的读、写等操作。

5.I/O设备的分类和接口I/O设备包括输入设备和输出设备。

输入设备用于向计算机中提供数据和指令，输出设备则用于显示结果和输出数据。

计算机与I/O设备之间通过I/O接口进行通信，I/O接口提供缓冲、处理输入输出请求、与设备控制器之间的接口等功能。

6.中断和异常处理中断是计算机在执行一条指令的过程中由于硬件或软件中出现的其中一种事件而打断正常的程序执行流程。

异常是指计算机系统在执行一条指令的过程中出现了违背指令性质或者系统规定的其中一种情况。

中断和异常的处理包括中断/异常识别、保存现场、处理中断/异常程序、恢复现场等步骤。

7.指令系统和指令格式指令系统是一组机器指令的集合，用于完成各种计算机操作。

指令格式是指令在存储器中的存储方式，包括操作码、地址码和寻址方式等。

微机原理复习资料填空题（1）对于指令XCHG BX,BP+SI,如果指令执行前,BX= 561AH, BP=0200H, SD = 0046H, SS = 2F00H, 2F246H = 58H,2F247H = FFH,则执行指令后,BX=__FF58H_,2F246H = __1AH__, 2F247H=__56H__;（2）近过程NEAR的RET指令把当前栈顶的一个字弹出到__IP__;远过程FAR 的RET指令弹出一个字到 _IP__后又弹出一个字到___CS___;（3）中断返回指令IRET执行后,从栈堆顺序弹出3个字分别送到__IP___、___CS___、___PSW__;（4）设SS=1C02H,SP=14A0H,AX=7905H,BX=23BEH,执行指令PUSH AX 后,SS=__1C02H__,SP=__149EH__;若再执行指令：PUSH BXPOP AX后,SP=__149EH__,AX=__23BEH_,BX=__23BEH__;5 设SS=2250H,SP=0140H,若在堆栈中存入5个数据,则栈顶的物理地址为__0136H_,如果再从堆栈中取出3个数据,则栈顶的物理地址为__013CH___;选择题各小题只有一个正确答案1执行下列三条指令后： DMOV SP,1000HPUSH AXCALL BXa. SP＝1000H；b. SP＝0FFEH；c. SP＝1004H；d. SP＝0FFCH；2要检查寄存器AL中的内容是否与AH相同,应使用的指令为： Ca. AND AL, AHb. OR AL, AHc. XOR AL, AHd. SBB AL, AH3指令JMP NEAR PTR L1与CALL L1L1为标号的区别在于： Ba. 寻址方式不同；b. 是否保存IP的内容；c. 目的地址不同；d. 对标志位的影响不同;解：1D PUSH AX则AX入栈,SP=0FFEH；CALL BX则IP入栈,SP=0FFCH2C 异或,若相同,则AL=0,ZF＝1;3B4MOV AX,BXSI的源操作数的物理地址是： A ;a.DS×16+BX+SIb.ES ×16+BX+SIc. SS ×16+BX+SId.CS ×16+BX+SI5MOV AX,BPDI的源操作数的物理地址是___D____;a.DS×16+BX+DIb.ES ×16+BX+DIc. SS ×16+BX+DId.CS ×16+BX+DI6MOV AX,ES:BX+SI的源操作数的物理地址是___B_____;a.DS×16+BX+SIb.ES ×16+BX+SIc. SS ×16+BX+SId.CS ×16+BX+SI7假设SS=1000H,SP=0100H,AX=6218H,执行指令PUSH AX后,存放数据62H 的物理地址是____D____;8下列指令中有语法错误的是___A_____;A. MOV SI, DS:DIB. IN AL,DXC. JMP WORD PTRSID. PUSH WORD PTRBP+SI9JMP NEAR PTRDI 是___C___;A.段内直接转移B.段间直接转移C.段内间接转移D.段间间接转移10下面哪条指令无法完成AX 的内容清0的任务 DA. AND AX, 0 AX, AXC. XOR AX, AX AX, AX11对于下列程序段：NEXT: MOV AL, SIMOV ES:DI, ALINC SIINC DILOOP NEXT也可用下面哪条指令完成同样的功能 AA. REP MOVSB MOVSWC. REP STOSBD. REP STOSW12对于下列程序段：AGAIN: MOV ES:DI, AXINC DIINC DILOOP AGAIN可用下面哪条指令完成相同的功能 CA. REP MOVSBB. REP LODSWC. REP STOSWD. REP STOSB13执行下列三条指令后,SP 存储内容为 C ;MOV SP,1000HPOP BX ；SP+2INT 21H ；将IP 、CS 、PSW 的内容入栈,SP-6A.SP=1002HB.SP=0FFAHC.SP=0FFCHD.SP=1004H1. 8086CPU 的M/IO 信号在访问存储器时为 高 电平,访问IO 端口时为 低电平;2. 根据传送信息的种类不同,系统总线分为 数据总线 、 地址总线 和 控制总线 ;3. 三态逻辑电路输出信号的三个状态是 高电平 、 低电平 和 高阻态 ;4. 在8086的基本读总线周期中,在1T 状态开始输出有效的ALE 信号；在2T 状态开始输出低电平的RD 信号,相应的DEN 为__低__电平,R DT/为__低__电平；引脚AD 15 ~ AD 0上在1T 状态期间给出地址信息,在4T 状态完成数据的读入;5. 微机中的控制总线提供 H ;A. 数据信号流；B. 存储器和I/O 设备的地址码；C. 所有存储器和I/O 设备的时序信号；D. 所有存储器和I/O 设备的控制信号；E. 来自存储器和I/O 设备的响应信号；F. 上述各项；G. 上述C,D 两项；H. 上述C,D 和E 三项;6. 微机中读写控制信号的作用是 E ;A ．决定数据总线上数据流的方向；B ．控制存储器操作读/写的类型；C ．控制流入、流出存储器信息的方向；D ．控制流入、流出I/O 端口信息的方向；E ．以上所有;7. 8086最大系统的系统总线结构较最小系统的系统总线结构多一个芯片 8288总线控制器_;8. 微机在执行指令 MOV DI,AL 时,将送出的有效信号有 B C ;A ．RESET B.高电平的IO M/信号 C.WR D.RD9. 微型计算机的ALU 部件是包含在 D 之中;A 、存贮器B 、I/O 接口C 、I/O 设备D 、CPU10. 80386微型计算机是32位机,根据是它的 D ;A 、地址线是32位B 、数据线为32位C 、寄存器是32位的D 、地址线和数据线都是32位11. 某数存于内存数据段中,已知该数据段的段地址为2000H,而数据所在单元的偏移地址为0120H,该数的在内存的物理地址为 B ;A ．02120H12. 8086最小方式下有3个最基本的读写控制信号,它们是M/IO̅̅̅、 RD ̅̅̅̅ 和 WR̅̅̅̅̅ ；8086最大方式下有4个最基本的读写控制信号,它们是MEMR 、MEMW ̅̅̅̅̅̅̅̅̅̅ 、 IOR ̅̅̅̅̅ 和 IOW̅̅̅̅̅̅ . 13. 8086执行指令MOV AX, SI 时,在其引脚上会产生 存储器读 总线操作；执行指令OUT DX, AX 时在其引脚上会产生 IO 写 总线操作;14. 8086 CPU 工作在最大方式,引脚MX MN/应接__地__;15. RESET 信号在至少保持4个时钟周期的 高 电平时才有效,该信号结束后,CPU 内部的CS 为 0FFFFH ,IP 为 0000H ,程序从 0FFFF0H 地址开始执行;16. 在构成8086最小系统总线时,地址锁存器74LS373的选通信号G 应接CPU 的ALE 信号,输出允许端OE 应接 地 ；数据收发器74LS245的方向控制端DIR 应接 R DI/信号,输出允许端E 应接DEN 信号;17. 8086 CPU 在读写一个字节时,只需要使用16条数据线中的8条,在 1 个总线周期内完成；在读写一个字时,自然要用到16条数据线,当字的存储对准时,可在 1 个总线周期内完成；当字的存储为未对准时,则要在 2 个总线周期内完成;18. CPU 在 3T 状态开始检查READY 信号,__高_电平时有效,说明存储器或I/O端口准备就绪,下一个时钟周期可进行数据的读写；否则,CPU 可自动插入一个或几个 等待周期T W ,以延长总线周期,从而保证快速的CPU 与慢速的存储器或I/O 端口之间协调地进行数据传送;19. 8086最小方式下,读总线周期和写总线周期相同之处是：在 1T 状态开始使ALE 信号变为有效 高 电平,并输出IO M/信号来确定是访问存储器还是访问I/O 端口,同时送出20位有效地址,在1T 状态的后部,ALE 信号变为 低 电平,利用其下降沿将20位地址和BHE 的状态锁存在地址锁存器中；相异之处从 2T 状态开始的数据传送阶段;20. 8086 CPU 有 20 条地址总线,可形成 1MB 的存储器地址空间,可寻址范围为 00000H--FFFFFH;地址总线中的 16 条线可用于I/O 寻址,形成 64KB 的输入输出地址空间,地址范围为 0000H--FFFFH ;PC 机中用了 10 条地址线进行I/O 操作,其地址空间为 1KB ,可寻址范围为000H—3FFH ;21.对于微机而言,任何新增的外部设备,最终总是要通过 I/O接口与主机相接;22.在主机板外开发一些新的外设接口逻辑,这些接口逻辑的一侧应与 I/O设备相接,另一侧与系统总线相接;23.CPU与I/O接口之间的信息一般包括数据 , 控制和状态三种类型,这三类信息的传送方向分别是双向 , 输出和输入;24.CPU从I/O接口的状态R 中获取外设的“忙”,“闲”或“准备好”信号;25.I/O数据缓冲器主要用于协调CPU与外设在速度上的不匹配;26.从I/O端口的地址空间与存储器地址空间的相对关系的角度来看,I/O端口的编址方式可以分为统一和独立两种方式;27.8086CPU用 IN 指令从端口读入数据,用 OUT 指令向端口写入数据;28.需要靠在程序中排入I/O指令完成的数据输入输出方式有 B C ;ADMA B程序查询方式 C中断方式29.计算机主机与外设采用 D 方式传送批量数据时,效果最高;A. 程序查询方式B. 中断方式C. DMA方式D. I/O处理机30.当采用 A 式时,主机与外设的数据传送是串行工作的;A.程序查询方式B.中断方式C．DMA方式 O处理机31.CPU被动, 处设主动的接口方式为 D ;A.无条件程控方式B.查询控制方式C. DMA方式D. 中断控制方式32.在DMA传送过程中,控制总线的是 C ;B.外部设备控制器 D.存储器33.在DMA传送过程中,CPU与总线的关系是 D ;A.只能控制数据总线B.只能控制地址总线C.与总线短接D.与总线隔离34.下列哪一个器件可以用来设计简单的输入接口电器 B ;A．锁存器 B.三态缓冲器C.反向器D.译码器1.硬件中断可分为__INTR__和__NMI__两种;2.CPU响应可屏蔽中断的条件是_ IF=1 __,__现行指令执行完_,__没有NMI请求和总线请求 ;3.8259A有两种中断触发方式,分别是电平触发和上升沿触发 ;4.8259A有___7____个命令字,3片8259A级联合后可管理___22___级中断;5.若某外设的中断类型型号为4BH,则在8259A管理的中断系统中该中断源的中断请求信号应连在8259A的IR3 引脚,且对应的中断向量地址为0012CH ;6.设某微机系统需要管理64级中断,问组成该中断机构时需 9 片8259A;7.IBM PC/XT机中如果对从片8259写入的ICW2=60H,则IR7的中断类型码是67H ;8.在中断响应周期内,将IF置0是由____ A ____;A．硬件自动完成的 B.用户在中断服务程序中设置的C.关中断指令完成的9.中断向量可以提供____ C ____;A.被选中设备的起始地址B.传送数据的起始地址C.中断服务程序的入口地址D.主程序的断点地址10.8086CPU可屏蔽中断 INTR为 B 时, CPU获得中断请求.A. 低电平B. 高电平C. 上升沿触发D. 下降沿触发11.中断向量地址是_____ C ____;A.子程序入口地址B.存放中断服务程序入口地址的地址C.中断服务程序入口地址D.主程序的断点地址12.一片8259A占两个I/O端口地址,若使用地址线A1来选择端口,其中一个端口地址为92H,则另一个端口地址为____ D ____;13.当多片8259A级联使用时,对于8259A从片,信号CAS0~CAS2是___ A _____;A.输入信号B.输出信号C.输入/输出信号14.下面的中断中,只有____ D ____需要硬件提供中断类型码;n15. 8259A中的中断服务寄存器用于___ B ___;A.指示有外设向CPU发中断请求B.指示有中断服务正在进行C.开放或关闭中断系统16.当多片8259A级联使用时,对于主8259A,信号CAS0~CAS2是____ B ____;A.输入信号B.输出信号C.输入/输出信号8259工作在优先级自动循环方式,则IRQ2的中断请求被响应并且服务完毕以后,优先级最高的中断源是 B ;A、IRQ0B、IRQ3C、IRQ5D、IRQ717. PC机采用中断向量表来保存中断向量,已知物理地址为30H的存储单元依次存放58H,1FH,00H和A1H四个字节,则该向量对应的中断类型号和中断服务程序的入口地址是___ C ___;, 1F58: A100H , 1F58: A100H, A100: 1F58 H , 1F58: A100H1.某一测控系统要使用一个连续方波信号,如果使用8253可编程定时/计数器来实现此功能,则8253应工作在方式____3_____;2.利用8253芯片产生周期为5ms的方波信号,若输入的时钟频率为1MHz,那么8253的工作方式为___3___,计数初值为___5000___;3.利用8253芯片产生一个中断请求信号,若输入的时钟频率为2MHz,且要求延时10ms后产生有效的中断请求信号,则8253的工作方式为___方式0__,计数初值为__20000/4E20H__;4.通过8253计数器0的方式0产生中断请求信号,现需要延迟产生中断的时刻,可采用：A）在OUT0变高之前重置初值；B）在OUT0变高之前在GATE0端加一负脉冲信号；C）降低加在CLK0端的信号频率；D）以上全是;解：DA:方式0下,在OUT0变高之前重置初值,将在下一个CLK的下降沿使时常数从CR读入CE并重新计数;B:在OUT0变高之前在GATE0端加一负脉冲信号可以延时一个时钟周期,达到延时的目的;C:降低加在CLK0端的信号频率,可以增大时钟周期,达到延长OUT0端低电平的时间;注：A中,如果重置的初值为1,则不会达到延时的效果5.在8253初始化编程时,一旦写入选择工作方式0的控制字后,____ B ____;A.输出信号端OUT变为高电平B.输出信号端OUT变为低电平C.输出信号保持原来的电位值D.立即开始计数6.当8253工作方式4时,控制信号GATE变为低电平后,对计数器的影响是___ B____;A.结束本次计数,等待下一次计数的开始B.暂时停止现行计数工作C.不影响本次计数D.终止本次计数过程,立即开始新的计数过程7.利用8253每1ms产生一次中断,若CLK为2MHz,则8253可采用的工作方式及所取的计数初值分别为______ D ______;A.方式0; 2000B.方式3； 2000C.方式5； 2000HD.方式2； 2000H8.当8253工作在____ B F ____下时,需要硬件触发后才开始计数;A.方式0B.方式1C.方式2D.方式3E.方式4F.方式59.在8253计数过程中,若CPU重新写入新时常数,那么_____ D ____;A.本次写入时常数的操作无效B.本次计数过程结束,使用新时常数开始计数C.不影响本次输出信号,新时常数仅影响后续输出信号D.是否影响本次计数过程及输出信号随工作方式不同而有差别10.已知8254计数器0的端口地址为40H,控制字寄存器的端口地址为43H,计数时钟频率为2MHz,利用这一通道设计当计数到0时发出中断请求信号,其程序段如下,则中断请求信号的周期是 ms;MOV AL,00110010BOUT 43H, ALMOV AL, 0FFHOUT 40H, ALOUT 40H, AL ；计数初值为0FFFFH,即65535,N = 65535= X12∗106S= X12∗103ms⇒X=32.7675ms1.8255A的A组设置成方式1输入,与CPU之间采用中断方式联络,则产生中断请求信号INTRA的条件是 STBA= 1 ,IBFA= 1 ,INTEA= 1 ;2.8255A控制字的最高位为 1 ,表示该控制字为方式控制字;3.8255A端口C的按位置位与复位功能由控制字中最高位为0___来决定的;4.8255A的端口A工作在方式2时,使用端口C的高4位作为与CPU和外设的联络信号;5.8255A置位控制字的 D3~D1 位用来制定端口C中要置位或复位的具体位置;6.8255A的A组工作在方式1输出时,INTE为 P284 ,它的置位与复位由端口C的PC6 位进行控制;7.8255A工作在方式1时,端口A和端口B作为数据输入输出使用,而端口C的各位分别作为端口A和端口B的控制信息和状态信息;其中作为端口A和端口B的中断请求信号的分别是端口C的_________; D和PC2 和PC2和PC7 和PC08.8255A的端口A或端口B工作在方式1输入时,端口与外设的联络信号有_____;A DA.选通输入STBB.中断请求信号INTRC.中断允许信号INTRD.输入缓冲器满信号IBF9.当8255A的端口A和端口B都工作在方式1输入时,端口C的PC6和PC7______;DA.被禁止使用B.只能作为输入使用B.只能作为输出使用 D.可以设定为输入或输出使用10.8255A的端口A和端口B都工作在方式1输出时,与外设的联络信号为_______;B C信号信号信号信号11.8255A的端口A工作在方式2时,如果端口B工作在方式1,则固定用做端口B的联络信号是________; A~PC2 ~PC6~PC7 ~PC312.8255A的端口A工作在方式2时,端口B________; AA.可工作在方式0或方式1B.可工作在方式1或方式2C.只能工作在方式1D.不能使用13.当8255A工作在方式1时,端口C被划分为两个部分,分别为端口A和端口B的联络信号,这两部分的划分是_______; BA.端口C的高4位和低4位B.端口C的高5位和低3位C.端口C的高3位和低5位D.端口C的高6位和低2位14.设8255芯片的端口基地址是80H,寻址控制寄存器的命令是 B ;A、OUT 80H,ALB、OUT 86H,ALC、OUT 81H,ALD、OUT 82H,AL1.在存贮器读周期时,根据程序计数器PC提供的有效地址,使用从内存中取出DA．操作数 B.操作数地址 C.转移地址 D.操作码2.8086/8088系统中,对存贮器进行写操作时,CPU输出控制信号有效的是 AIO=1, WR=0 B. WR=1IO=0, RD=0 D.RD=03.两个补码数相加时,对产生“溢出”的正确叙述为 D ;A、结果的最高位有进位B、结果的符号位为0C、结果的符号位为1D、两个加数符号位相同、但与和的符号位相反,则溢出4.8位补码操作数等值扩展为16位后,其机器数为 D ;A、B、C、D、5.无符号二进制数右移一位,则数值 A ;A、增大一倍B、减小一倍C、增大10倍D、不变6.计算机系统的主要组成部件应包括 A ;A、微处理器、存储器和I/OB、微处理器、运算器和存储器C、控制器、运算器和寄存器D、微处理器、运算器和寄存器7.微处理器内部标志寄存器的主要作用是 C ;A、检查当前指令执行的正确与否B、纠正当前指令执行的结果C、产生影响或控制某些后续指令所需的标志D、决定CPU是否继续工作8.动态RAM最主要的特点是 C ;A、存储内容动态地变化B、访存地址动态改变C、每隔一定时间需刷新存储内容D、每次读出操作后需刷新存储内容9.计算机当前执行的程序代码应存放在 B 中;A、硬盘B、内存C、寄存器D、端口10.下面对“堆栈”最好的解释是 B ;A、固定地址的一块内存区域B、按“后进先出”原则组织的一块内存区域C、必须按字操作访问的一块内存区域D、遵循“向上”增长原则的一块内存区域11.高档微机中一般都设置有高速缓冲存储器Cache,它实现的是 D 间的缓冲;A、CPU与显示器B、CPU与硬盘C、硬盘与主存D、CPU与主存12.下列说法中正确的是 B ;A、EPROM只能改写一次B、EPROM可以改写多次,但不能取代随机读写存储器C、EPROM是不能改写的D、EPROM可以改写多次,所以也是一种随机读写存储器13.RISC执行程序的速度优于CISC的主要原因是 C ;A、RISC的指令数较少B、程序在RISC上编译的目标程序较短C、RISC的指令平均周期数较少D、.RISC只允许Load/Store指令访存14.采用“寄存器直接寻址”方式时,对应的操作数实际存放在 A 中;A、通用寄存器B、主存单元C、程序计数器D、端口寄存器15.一个具有24根地址线的微机系统中,装有 32KB ROM、 640KB RAM和 3G的硬盘,其可直接访问的内存容量最大为 C ;A. 640KBB. 672KBMB 以上课后作业：、、、、、、、、、、、、、、、、、、、、、。

复习题一一、单项选择题（题目中给出的四个答案中只有一个是正确的，每题2分，共30分）1、有一个数值152，它与十六进制6A相等，那么该数值是。

A、二进制数B、八进制数C、十进制数D、BCD码2、中断指令INT 23的中断服务程序的入口地址，应放在中断向量表地址开始的4个存贮单元。

A、00023HB、00017HC、0005CHD、0005EH3、某微机具有1M字的最大存空间，其CPU的地址总线应有______条？A、20根B、21根C、19根D、不能确定4、可编程并行接口芯片8255A的端口B有种工作方式。

A、1种B、2种C、3种D、4种5、两个数相加后是否产生溢出，需要判断标志位中的_____ ___。

A、OFB、CFC、SFD、ZF6、调试汇编语言程序时，将目标文件转化成可执行文件的过程叫。

A、编译B、汇编C、编辑D、7、在8086cpu的寄存器中，用户不能直接访问的是A、CSB、FRC、IPD、BX8、在机器数的三种表示方法中，种方式中零的表示形式是唯一的。

A、补码B、反码C、原码D、三者都是9、8086cpu与存储器或外设进行交换数据时，为了使得传送速度能匹配，有时需要在__________状态之间插入若干等待周期。

A、T1和T2B、 T2和T3C、T3和T4D、随机10、可编程定时器/计数器8253在初始化时写入的最大计数初值是。

A、0000HB、7FFFHC、65535D、0FFFFH11、8086系统中，最多可以有______个段地址，任意相邻的两个段地址相距________个存储单元？A、64K，16B、64K，64KC、16，64KD、64K，64K12、在CPU响应中断时保护断点就是保存。

A、中断类型码B、中断服务程序入口地址C、现场D、当前CS 、IP和FR的容13、当RESET信号进入高电平状态时，将使得8086CPU的______寄存器的容初始化为FFFFH。

A、SSB、DSC、ESD、CS14、在8086计算机系统中，规定存中地址为的存单元存放中断服务程序入口地址（即中断向量），称为中断向量表。

微机原理复习题第⼀章1计算机的硬件由哪⼏部分组成，各部分的作⽤是什么？答：计算机硬件由：运算器、控制器、存储器、输⼊/输出设备及接⼝组成。

（1）、运算器的主要功能是：完成算术运算和逻辑运算；（2）、控制器的功能是：协调指挥计算机各部件⼯作；（3）、存储器的主要作⽤是：存储程序和数据，实现记忆的功能。

（4）、输⼊设备的功能是：输⼊数据并转换为机内信息存储；（5）、输出设备的作⽤是：将机内信息转换为便于识别、处理和使⽤的字符、图形，并输出显⽰。

第⼆章1.8086CPU内部结构按功能可分为两部分：总线接⼝单元（BIU）和执⾏单元（EU）。

2.寄存器结构：通⽤寄存器：AX(AH,AL),BX(BH,BL),CX(CH,CL),DX(DH,DL)地址指针：SP,BP,SI,DI 段寄存器：CS,SS,ES,DS指令指针：IP 标志寄存器：FLAGS3. 8086的存储器组织及其寻址。

20条地址线，寻址1MB的存储单元，1MB分为两个库，每个库都是512K，分别是⾼位字节库（奇地址库），低位字节库（偶地址库）A19 - A1寻址每⼀个单元，A0和BHE(BHE上⾯有⼀条横线)，选择访问哪个存储体。

4. 存储器分段结构。

8086CPU为了寻址1MB的存储空间，采⽤了分段的形式，即将1MB的存储空间分成若⼲个逻辑段，⽽4个当前逻辑段的基地址设置在CPU内的4个段寄存器中，即CS,DS,ES,SS.5.物理地址和逻辑地址。

物理地址是指CPU和存储器进⾏数据交换时实际所使⽤的地址，⽽逻辑地址是程序使⽤的地址。

物理地址由两部分组成：段基址和偏移地址。

段基址通常为段起始地址的⾼16位，存放在CS,DS,SS,ES中；⽽段内的偏移地址可以⽤16位通⽤寄存器BX,IP,BP,SP,SI,DI来存放。

6.8086的I/O端⼝。

8086系统和外部设备之间都是通过接⼝电路来联系的。

8086CPU利⽤AB的低16位作为对8位I/O端⼝的寻址线，8086系统访问的8位I/O端⼝最多有64K个，两个编号相邻的8位端⼝可以组合成⼀个16位的端⼝。