硬件描述语言(HDL)概述

计算机系统设计硬件描述语言与逻辑设计

计算机系统设计是指通过软件和硬件的相互配合来实现计算机系统的构建和功能。在这个过程中，硬件描述语言（HDL）发挥着重要的作用。HDL是一种用于描述计算机系统硬件的语言，它可以用来设计、验证和仿真数字电子电路，并转化为可实现的布局，进而实现系统功能。

一、硬件描述语言的定义与作用

硬件描述语言是一种特殊的编程语言，用于描述计算机硬件的功能和结构。它能够对硬件进行逻辑设计，并通过编程来实现不同的功能。常见的硬件描述语言包括VHDL（Very High Speed Integrated Circuit

Hardware Description Language）和Verilog。

硬件描述语言的作用有以下几个方面：

1. 设计和验证功能：通过使用硬件描述语言，工程师可以对计算机硬件进行设计和验证。在设计过程中，硬件描述语言可以描述硬件的功能和结构，有助于工程师在设计阶段快速定位问题并进行修正。

2. 面向抽象级别：硬件描述语言可以在不同的抽象级别上进行描述。工程师可以在高级抽象级别上描述整个系统，也可以在低级抽象级别上描述硬件电路的细节。这使得硬件描述语言非常灵活，能够适应不同的设计需求。

3. 支持仿真和验证：硬件描述语言可以与仿真工具结合使用，用于验证设计的正确性。通过对硬件描述语言编写的代码进行仿真，工程师可以模拟不同输入条件下的系统运行情况，从而验证设计的正确性，发现潜在问题。

二、逻辑设计与硬件描述语言

逻辑设计是计算机系统设计的一个重要环节，通过逻辑设计，可以实现计算机系统的各种功能。硬件描述语言在逻辑设计中扮演着关键的角色。

1. 逻辑门电路的描述：逻辑门电路是计算机系统中最基本的组成部分。硬件描述语言可以用来描述不同类型的逻辑门电路，并通过逻辑门之间的连接实现复杂的逻辑功能。

2. 状态机的设计：状态机在计算机系统中广泛应用，用于描述系统的状态和状态之间的转换关系。硬件描述语言可以描述各种类型的状态机，包括Mealy状态机和Moore状态机，并实现其对应的功能。

一、HDL不是硬件设计语言

过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些网友提出这一类的问题。

对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件。HDL是Hardware Description Language的缩写，正式中文名称是“硬件描述语言”。也就是说，HDL并不是“硬件设计语言(Hardware Design Language)”。别看只差这一个单词，正是这一个单词才决定了绝大部分电路设计必须遵循RTL的模式来编写代码，而不能随心所欲得写仅仅符合语法的HDL代码。

二、HDL的来历

之所以是“硬件描述语言”，要从HDL的来历说起。

VHDL于1980年开始在美国国防部的指导下开发，完成于1983年，并于1987年成为IEEE的标准。当初开发这种语言，是出于美国国防部采购电子设备的需要。美军的装备采购自私人企业，时常要面对这样一种风险：如果某种武器大量装备部队，而其中某个零件的供应商却在几年后倒闭了，那这种武器的再生产、维修和保养都会出现大问题。而电子设备、尤其是集成电路的内部结构较为复杂，若出现前面所说的情况要找其他公司生产代用品非常困难。于是美国防部希望供应商能以某种形式留下其产品的信息，以保证一旦其破产后能由其他厂商迅速生产出代用品。

显然，当初的设计文档显然是不能交出来的，这在美国会涉及商业机密和知识产权问题。于是美国防部就想出了一种折衷的方法——描述硬件的语言，也就是VHDL。通过VHDL，供应商要把自己生产的集成电路芯片的行为描述出来：比如说，加了什么样的信号后过多少时间它能输出什么等等。这样，如果有必要让其他厂商生产代用品，他们只需照着VHDL文档，设计出行为与其相同的芯片即可。这样的代用品相当于是新厂商在不了解原产品结构的情况下独立设计的，所以不太会涉及知识侵权。

VHDL与Verilog语言

VHDL（VHSIC hardware description language）和Verilog是用于电子系统设计的硬件描述语言（HDL）。这两种语言被广泛应用于数字逻辑设计和仿真，以及硬件描述、验证和综合。

1. VHDL（VHSIC hardware description language）

VHDL是一种结构化的硬件描述语言，最初由美国国防部高速集成电路计划办公室（VHSIC，Very High Speed Integrated Circuits）开发。VHDL以其强大的功能和灵活性而闻名，并被广泛用于数字系统的设计和验证。

VHDL的编写包括实体（Entity）和体（Architecture）两个主要部分。实体部分描述了数字系统的输入输出接口、信号和组件的声明，而体部分描述了实体的内部结构、信号处理和逻辑功能。

VHDL具有丰富的数据类型、运算符和控制结构，可以方便地描述数字电路的行为和结构。它还提供了强大的仿真和验证功能，使设计人员能够在开发和测试阶段快速迭代和调试设计。

2. Verilog

Verilog是一种硬件描述语言，最初由Gateway Design Automation公司（现在是Cadence Design Systems的一部分）开发。Verilog以其简洁的语法和易学易用的特性而受到广泛欢迎，并成为工业界标准。 Verilog的设计由模块（Module）组成，每个模块描述了一个黑盒子，包含输入和输出端口以及内部的逻辑功能。模块可以进行层次化组合，从而实现较复杂的系统级设计。

Verilog的语法类似于C语言，具有类似的数据类型、运算符和控制结构。它还提供了时序建模的能力，使设计人员能够描述数字电路的时序行为。

3. VHDL与Verilog的比较

VHDL和Verilog在语法和功能上有一些区别，但它们都可以用于数字电路的设计和仿真。以下是它们之间的一些比较：

摘要：从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内eda基础薄弱的现状，在硬件描述语言方面作了一些有益的思考。

关键词：asic 硬件描述语言hdl verilog hdl vhdl systemc superlog 芯片系统soc引 言

硬件描述语言hdl是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（eda）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路asic或现场可编程门阵列fpga自动布局布线工具，把网表转换为要实现的具体电路布线结构。 目前，这种高层次(high-level-design)的方法已被广泛采用。据统计，目前在美国硅谷约有90%以上的asic和fpga采用硬件描述语言进行设计。

硬件描述语言hdl的发展至今已有20多年的历史，并成功地应用于设计的各个阶段：建模、仿真、验证和综合等。到20世纪80年代，已出现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用。但是，这些语言一般各自面向特定的设计领域和层次，而且众多的语言使用户无所适从。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。20世纪80年代后期，vhdl和verilog hdl语言适应了这种趋势的要求，先后成为ieee标准。 现在，随着系统级fpga以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像superlog、systemc、cynlib c++等等。究竟选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为eda设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。