当前位置：文档之家 › 第二章80x86微处理器解析

第二章80x86微处理器解析

  • 格式：ppt
  • 大小：3.76 MB
  • 文档页数：186

下载文档原格式

  / 186

合集下载

第2章_3 80x86系统微处理器

第2章_3 80x86系统微处理器

分段部件SU(Segmentation Unit)：有效地址的计算，从逻辑 分段部件 ： 有效地址的计算， 地址到线性地址。 地址到线性地址。线性地址连同总线周期事务处理信息发送到分 页部件PU。 通过提供一个额外的寻址器件对逻辑地址空间进 页部件 。SU通过提供一个额外的寻址器件对逻辑地址空间进 行管理。 行管理。
80386的功能部件增加到了 个：总线接口、指令预取、指令译 的功能部件增加到了6个 总线接口、指令预取、 的功能部件增加到了 执行、分段和分页，它们能相对独立工作。 码、执行、分段和分页，它们能相对独立工作。
总线接口部件BIU(Bus Interface Unit)：CPU与系统之间的接口。 与系统之间的接口。 总线接口部件 ： 与系统之间的接口 产生存储器、I／O端口地址、传送数据和命令。总线周期为2个时 产生存储器、 ／ 端口地址、传送数据和命令。总线周期为 个时 端口地址 钟。 指令预取部件IPU(Instruction Prefect Unit)：16个字节的预取 指令预取部件 ： 个字节的预取 队列寄存器，读取4字节指令流 存到指令预取队列寄存器中。 字节指令流， 队列寄存器，读取 字节指令流，存到指令预取队列寄存器中。可 存放5条指令 条指令。 存放 条指令。
实现任务之间的隔离，实现指令和数据区的再定位。 实现任务之间的隔离，实现指令和数据区的再定位。
分页部件PU(Paging Unit)：PU把由 或IPU产生的线性地址 把由SU或 分页部件 ： 把由 产生的线性地址 转换成物理地址，管理物理地址空间。一页为4KB，每一段可以 转换成物理地址，管理物理地址空间。一页为 ， 是一页，也可以是若干页。 是 芯片新增的部件， 是一页 ， 也可以是若干页 。 PU是80386芯片新增的部件， 又是 芯片新增的部件 个可选件，若不使用PU， 的线性地址即是物理地址。 个可选件，若不使用 ，80386的线性地址即是物理地址 的线性地址即是物理地址

第2章 80x86微处理器

第2章 80x86微处理器
第二章 80X86微处理器
2.1 8086微处理器 2.2 32位微处理器 2.3 80X86中断系统

2.1 8086微处理器
主要内容： 8086CPU的内部结构
8086内部寄存器
一、 8086CPU的内部结构
8086是 Intel 公司于1978年6月推出的16 位 微处理器，它们的主要特点是： 数据线为 16 位，可进行 8 位（字节）和 16 位（字）运算； 地址线为 20 位，可寻址1MB 存储空间； 时钟频率为 5～8 MHz。
说明：这两类寄存器均服务于内存地址的确定。
2.2
6.调试寄存器
32位微处理器
31 断点0 断点1 断点2 断点3 由Intel公司指定 由Intel公司指定 调试状态寄存器 调试状态寄存器 0 DR0 DR1 DR2 DR3 DR4 DR5 DR6 DR7
由8个32位寄存器组成，程 序员在编程及调试过程中使 用这些寄存器完成程序的调 试。
存储器的逻辑分段

CPU对存储器实行“分段”管理 即将存储空间分为若干逻辑段，每个逻辑段长度 ≤64 KB；16位的总线足可以管理和标记它

某存储单元的实际地址用段的基本地址（段基址） 加该存储单元在该段中的相对位置（偏移地址） 共同表示
物理地址的形成方式
由逻辑地址(即段基地址和偏移地址)通过计算,转换得到



内存中取出指令放入指令队列(等待CPU取走) EU执行指令时：按EU的指令，向内存或I/O接口 写运算结果，从内存或I/O接口取数据 控制外部总线，保证各种信息的正确传送
补充：存储器物理地址的形成主要内容 Nhomakorabea 存储器结构
物理地址的形成

第二章80X86微处理器

第二章80X86微处理器

指令指针 FR O D I T S Z A P C 标志寄存器
段 寄 存 器
CS DS SS ES
代码段寄存器 数据段寄存器 堆栈段寄存器 8 附加段寄存器
AX（累加器 Accumulator）： （ ） 主要的算术运算寄存器， 主要的算术运算寄存器，用于存放参与运算的数据或运算 的结果。 的结果。 BX（基址寄存器 Base）： （ ） 常用于存放存储区的起始地址。 常用于存放存储区的起始地址。 CX（计数寄存器 Count）： （ ） 常用作循环操作和字串处理的计数控制。 常用作循环操作和字串处理的计数控制。 DX（数据寄存器 Data）： （ ）： 常与AX联用，做双字乘、除法时， 存放高位字 存放高位字， 存 常与 联用，做双字乘、除法时，DX存放高位字，AX存 联用 放低位字。此外在I/O操作时提供外部设备接口的端口地址 操作时提供外部设备接口的端口地址。 放低位字。此外在 操作时提供外部设备接口的端口地址。
1
2.1 8086/8088CPU内部结构 8086/8088CPU内部结构
2.1.1 CPU结构与特点 CPU结构与特点
2
• 8086/8088CPU从功能上来说分成两大部分： 从功能上来说分成两大部分： 从功能上来说分成两大部分 执行单元 EU（Execution Unit） （ ） 总线接口单元BIU（Bus Interface Unit） （ 总线接口单元 ） • EU作用：主要负责指令的执行 作用： 作用 • BIU作用：负责与存储器的接口，即 作用：负责与存储器的接口， 作用 8088/8086CPU与存储器之间的信息传 与存储器之间的信息传 送，都是由BIU进行的 都是由 进行的
64K
例：
20位物理地址的形成方法： 20位物理地址的形成方法： 位物理地址的形成方法 左移4位 段地址× ） 20位物理地址 位物理地址=16位段地址左移 位（段地址×16）+ 16位偏移地址 位 位物理地址 位段地址左移

第2章80X86微处理器

第2章80X86微处理器
S4 0 0 1 1 S3 0 1 0 1 含 义 当前正使用ES 当前正使用SS 当前正使用CS或未使用段寄存器 当前正使用DS
3．控制总线 （1）总线高字节允许／状态 BHE／S7（输出、三态）（8086） SS0：最小模式中表示状态，最大模式时 =1。（8088） （2）读控制信号线（输出、三态） RD低电平时，CPU正在读操作（ M或I/O CPU ）。 读内存单元或读I／O端口，取决于M／IO（8086）或 IO／M（8088）信号。 （3）写控制信号线（输出、三态） WR低电平时，CPU正在写操作（ CPU M或I/O ）。
暂存器
ALU
标志寄存器
2．2．2 8086/8088CPU内部寄存器 寄存器拥有非常高的读写速度，所以在寄存器之间 的数据传送非常快。 寄存器的用途： 1.可将寄存器内的数据执行算术及逻辑运算。 2.存于寄存器内的地址可用来指向内存的某个位置， 即寻址。 3.可以用来读写数据到计算机的外设。

8086/8088CPU内部有14个16位寄存器，按功能分为 三类： 通用寄存器 段寄存器 控制寄存器

SP，BP，SI，DI共同点：用于形成20位物理地址中 的偏移地址。
2．段寄存器——4个：DS，CS，SS，ES，存放段基地 址 CS——代码段寄存器（不能被赋值） DS——数据段寄存器 SS——堆栈段寄存器 ES——附加段寄存器 段寄存器使用约定： CS:IP —— 构成代码段指令存放地址 SS:SP —— 构成堆栈段栈顶地址 SS:BP —— 构成堆栈段基数地址 DS:SI —— 构成源串地址 ES:DI —— 构成目的串地址 DS:BX —— 构成数据段基数地址

EU与BIU的的流水线操作： 由于BIU和EU是分开的，所以取指令和执行指令可以 同时进行； 一条指令在EU执行过程中可以从BIU取出下一条（或 多条）； 指令放进指令流队列中排队等待； 当EU执行完一条指令后，就可以立即执行下一条指 令，提高了运算速度。

第二章 80X86微处理器

第二章 80X86微处理器

（2）1110010001010011 + 1100010101110010 1010100111000101 OF=0 SF=1 ZF=0 AF=0 PF=1 CF=1
7
实模式下的存储器地址空间
在实模式下存储器的地址空间为1M字节单元， 其地址范围为00000H～FFFFFH。 实模式下的存储器地址空间被分为通用和专用两 种存储区。 从地址00000H～003FFH这第一个1024个字节单 元是专用的。这个存储区为中断向量表区，专门用 来存放256个中断服务程序的入口地址(也称中断向 量)，每个入口地址占4个字节单元。 从地址FFFF0H～FFFFFH这16个字节单元保留给系 统的初始化代码。当处理器加电或复位(Reset)时， CPU执行的第一条指令就是起始于地址FFFF0H的。通 常是在FFFF0H处存放一条无条件转移指令，以转移到 系统程序的入口处。 通用区域用来存储一般的程序指令和数据。由图可 见，它的地址范围为00400H～FFFEFH。 8
例:指出80x86CPU执行如下指令后，标志寄存器中各状态 标志位的值： (1) MOV AX,32C5H (2) MOV AX,0E453H ADD AX,546AH ADD AX,0C572H
解 （1）0011001011000101 + 0101010001101010 1000011100101111 所以， OF=1 SF=1 ZF=0 AF=0 PF=0 CF=0
SS
SP
SP 高地址 (a) 空栈堆
栈底 (栈顶 栈顶 )
78H 56H 34H 12H
栈顶 SP 栈底
78H 56H 34H 12H
栈顶 栈底
(b) 压入：PUSH AX; AX=1234H 压入：

[CH02]80X86微处理器

[CH02]80X86微处理器

2012/10/71第二章80X86微处理器微型计算机的常用术语微型计算机原理与接口技术2012/10/72一、微型计算机的常用术语1、位和字节●位（bit ）是计算机所能表示的最小最基本的数据单位，它指的是取值只能为0或1的一个二进制数值位。

位作为单位时记作b ；●字节（byte ）由8位二进制位组成，通常用作计算存储容量的单位。

字节作为单位时记作B 。

●常用的存储器容量单位：K 是Kelo 的缩写，1K=1024=210；M 是Mega 的缩写，1M=1024K=220；G 是Giga 的缩写，1G=1024M=230；T 是Tera 的缩写，1T=1024G=240。

微型计算机原理与接口技术2012/10/732、字长(数据宽度)●字长是微处理器一次可以直接处理的二进制数码的位数，它通常取决于微处理器内部通用寄存器的位数和数据总线的宽度。

微处理器的字长有4、8、16、32位和64位等等。

微型计算机原理与接口技术2012/10/743、寻址能力指CPU 能直接存取数据的内存地址的范围，它由CPU 的地址总线的数目决定；4、主频主频也叫时钟频率，用来表示微处理器的运行速度，主频越高表明微处理器运行越快，主频的单位是MHz ；5、MIPSMIPS 是Millions of Instruction Per Second 的缩写，表示微处理器的性能──运算速度，每秒钟能执行多少百万条指令；6、微处理器的集成度指微处理器芯片上集成的晶体管的密度。

微型计算机原理与接口技术2012/10/75型号发布年分字长(位)晶体管(万个)数据总线宽度外部总线宽度主频寻址空间高速缓存8086197816 2.91616 4.771M 无8088197916 2.9168 4.771M 无28619821613.416166~2016M 无38619863227.5323212~334G 有486198932120323225~1004G 8K 奔腾199332310646460~1664G 8K 奔腾Pro 1995325506464150~20064G 8K 256K 奔21997327506464233~33364G 32K 512K Itanium 200064 2.2亿64641G 以上64G 6M 集成三级酷睿22006642.91亿64643.60G64G6M 集成三级二、80X86系列CPU 的主要特性2012/10/76第二章80X86微处理器2.1 32位微处理器内部结构微型计算机原理与接口技术2012/10/77微处理器的基本功能模块：●总线接口单元BIU（寄存器组）●执行单元EU（运算器和控制器、寄存器组）微型计算机原理与接口技术2012/10/788086/8088内部结构微型计算机原理与接口技术2012/10/79存储管理(分段和分页部件)指令和数据流水线指令和数据CACHE 指令预取浮点处理分支预测并行计算……微处理器发展过程中引入的各种扩展功能：微型计算机原理与接口技术2012/10/710Pentium 处理器采用了多项先进技术：●CISC 和RISC 相结合的技术●超标量流水线技术●分支预测技术微型计算机原理与接口技术2012/10/711RISC 和CISC●RISC （Reduced Instruction Set Computer ），精简指令系统的计算机提供数目较少、格式与功能简单、运行高效的指令，追求的是计算机控制器实现简单、运行高速，更容易在单块超大规模集成电路的芯片内制做出来；●CISC （Complex Instruction Set Computer ），复杂指令系统的计算机相对于RISC 一词而提出来的一种说法，特点是指令条数多，格式多样，寻址方式复杂，每条指令的功能强。

第2章微处理器-80x86


Pentium微处理器内部结构框图
Pentium微处理器结构的先进技术 （主要特点）
• 与80486相比，采用了新的（先进的）体系结构：
–1）超标量流水线技术
• U流水线和V流水线并行执行指令，每个都有独立的取址、译码、 ALU • 平均每个时钟周期执行2条指令（比80486快1倍）
–2）独立的指令Cache和数据Cache
保护方式的特点
① 存储器用逻辑地址空间、线性地址空间和 物理地址空间三种方式来描述。 ② 借助映像机制将磁盘的存储空间有效地映 像到内存，使逻辑地址空间大大超过实际 的内存空间，使主存容量似乎很大 ③ 既能进行16位运算，也能进行32位运算。
虚拟8086方式特点
① 可以执行8086的应用程序。 ② 段寄存器的用法和实地址方式时一样，即 段寄存器内容左移4位加上偏移量为线性地 址。 ③ 存储器寻址空间为1MB，在分段基础上又 分页，每页4KB。
地址转换 地址部件 AU 取指令 总线部件 BU（队列） 8086的BIU 译码 指令部件 IU（队列） 执行指令 执行部件 EU
与8086的 EU相同
80286微处理器
3、80286的工作方式
有两种工作方式：实地址方式和保护方式（虚地址方式）。
– 实地址方式
• 即8086方式或DOS方式，兼具8086的全部功能。 • 如：内存寻址最大空间为1MB
80386微处理器
2、内部结构
– 8个32位通用寄存器（如EAX、EBX等） – 由3大部件（独立芯片）组成：中央处理部件 （CPU）、总线接口部件（BIU）、存储管理 部件（MMU）。细分为8个功能部件，形成并 行流水线方式：
取指令（队列） 总线接口 部件BIU BIU芯片 预取部 件PEU 指令译码 部件IDU 控制 ROM 控制部 件CU ALU 数据处理 部件DU MMU芯片 保护测试 部件PTU 分段管理 部件SU 分页管理 部件PGU

第二章80X86微处理器

第二章??80X86微处理器 ?难点和重点1 ．运算器是如何通过全加器实现补码的加减运算的第一章已述及，在计算机中不管是两个带符号位的补码数，还是两个不带符号位的数，进行加减运算时，其处理方法都一样。

作加法时，直接相加即可；作减法时，将减数变补（包括符号位在内各位变反，最后再在最低位加 l ）与被减数相加即可。

这样，加减法运算只要一个全加器便可实现。

2 ．状态标志寄存器状态标志是ALU运算结果特殊状态的反映，是微型计算机技术中的重要概念。

它是计算机进行判断的重要依据．为了能将ALU运算结果的特殊状态寄存起来，以供后面的有条件跳转指令判跳之用。

通常微型机中都用一定位数（如 8 位或 16 位）的寄存器来寄存这些运算结果的特殊状态。

这个用来寄存运算结果特殊状态的寄存器就称为状态标志寄存器。

SF标志反映了 ALU运算结果最高位的情况，亦即补码数运算结果的正负情况，称为符号标志。

CF标志反映了ALU运算结果的进位（或借位）情况，亦即两个不带符号位数相加的进位情况或相减的借位情况，称为加法的进位标志（或减法的借位标志）。

有了状态标志寄存器，ALU运算后，除将运算结果送到累加器A外，还可将运算结果的特殊状态寄存起来。

这样，在运算指令之后，若有条件转移指令，便可根据标志位的状态进行程序判跳，实现了计算机的判断功能。

判断功能是计算机的重要功能，判断功能愈强，计算机的编程能力愈强，而判断的重要依据是状态标志。

因而，学习微型计算机原理必须首先掌握好状态标志的定义和功用。

3．? 微处理器的ALU和寄存器阵列ALU是微处理器用来进行算术逻辑运算的重要部件。

它所能完成的操作种类愈多，微处理器的功能也就愈强。

通常8位CPU完成的主要操作为加减运算、逻辑运算和移位操作等。

16位CPU的ALU完成的主要操作除上述外，还能完成乘除法运算等。

CPU的寄存器阵列在8位CPU 中分累加器和通用寄存器两种；16位CPU中不加区分，统称为通用寄存器阵列。

第2讲80x86微处理器


例如，执行一条8位寄存器乘法（MUL）， 这是一条两字节指令，大约需70－77个 时钟周期的执行时间。
8086在最小模式下的典型配置
时钟 发生器 8284
CLK
MN/MX M/IO
8086 CPU
RD WR
A19~A16 ALE AD15~0
BHE
VCC
M/IO
RD WR 地址 STB 锁存器
8282×3
可屏蔽中断请求信号输入
（7）RD
读信号输出
（8）CLK
时钟输入
（9）RESET
复位信号输入
（10）READY
“准备好”信号输入
（11）TEST
测试信号输入
（12）MN/MX
最小和最大模式控制输入
Intel 8086微处理器引脚说明
引脚复用技术：部分引脚具有双重功能
➢ 分时复用 ➢ 根据工作模式定义
(1) ABH (2) EFH (3) AB34H (4) CDABH
30020H 30021H 30022H 30023H 30024H

… 12H 34H ABH CDH EFH …
习题3
段地址和偏移地址为3017:000AH的存储 单元的物理地址是什么？如果段地址和偏 移地址是3015:002AH和3010:007AH呢？ (1) 3017AH (2) 3017AH (3) 3017AH
第2章 80x86微处理器
主要内容
Intel 8086微处理器 存储器物理地址的形成 Intel 80x86微处理器系列 Intel 80X86存储器管理 I/O端口的组织
2.1 Intel 8086 CPU内部结构
总线接口部件BIU (Bus Interface Unit)

第2章 80X86微处理器



8086内部结构示意图
返回本节
2.1.2 Intel 8086内部寄存器



1．4个通用寄存器 2. 4个专用寄存器 3. 4个段寄存器 4. 指令指针寄存器IP 5. 标志寄存器FR

1. 4个通用寄存器
累加器 AX、基址寄存器 BX 、计数器 CX 、数据 寄存器DX。

40 39 38 37 36 35
Vcc AD15 A16/S3 A17/S4 Addr./Data
Add r./c ontr ol
A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD(RQ/GTO) HLDA(RQ/GT1)
3，8086最小模 式引脚信号 （括号内为最大 模式的引脚名称）
80386在保护方式下特点：




存储器管理与8086完全不同。 采用虚拟存储，支持高达64TB的虚 拟存储器。 既能进行16位运算，又能进行32位 运算。 存储器采用分段和分页管理，多任务 运行。 代码和数据具有保护机制。
几个重要的概念



① 段描述符： 为了实现分段管理，把有关段的信息即段的基 址、段的界限和段的属性存放在一个8字节长的 数据结构中，该数据结构称为段描述符。 ② 段描述符表： 系统把有关的段描述符放在一起编成表，以便 硬件的查找和识别。 ③ 段选择子 在保护方式下，段寄存器的内容不再直接表示 为段基址，而是一个地址指针，它被称为16位的 段选择子。
返回本节
2.3.2 Intel 80X86微处理器

1． 80386的内部结构 2． 80386寄存器结构

1． 80386的内部结构
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微型计算机原理及其应用
第二章 80x86微处理器
合肥工业大学计算机与信息学院 2012-02
第二章 80x86微处理器
2.1 微处理器的基本结构 2.2 Intel8086微处理器 2.3 8086中的程序状态字和堆栈 2.4 8086系统的组成 2.5 8086系统时钟和总线周期 2.6 80386微处理器* 2.7 80486微处理器* 2.8 Pentium处理器*
时钟启停逻辑用作控制启停主脉冲信号的开关，按指令和 控制台的要求，可准确地开启或关闭时钟脉冲序列。
➢ 脉冲分配器
产生计算机各部分所需的能按一定顺序逐个出现的节拍 电位，以控制和协调计算机各部分有节奏地动作。
12
2.1.2 控制器
微操作控制——产生各部件所需的控制信号
☆什么是微操作？
微型计算机执行一条指令，通常是把一条指令分成若干 个基本动作（微操作），并在节拍和脉冲信号指挥下完 成一个微操作。
➢ 所以，在不考虑数据信息表示方式的情况下，计算机 只要具备加法、“与”、“或”、“非”等运算和移 位操作功能，就能实现各种算术运算和逻辑运算。
算术逻辑单元(Arithmetic Logic Unit，ALU)
➢ 是一个对二进制数进行算术和逻辑运算的部件。
4
2.1.1 算术逻辑单元ALU
ALU的主要功能
➢ 实现方式3：可编程序逻辑阵列控制
通过程序设计来执行特定逻辑功能的组合逻辑结构。 优点：具有上述两种控制的优点。
14
2.1 微处理器的基本结构
1. 算术逻辑单元ALU 2. 控制器 3. 总线与总线缓冲器 4. 寄存器阵列
15
2.1.3 总线与总线缓冲器
片内总线
➢ 在微处理器内部各单元之间传送信息的总线。
2
2.1 微处理器的基本结构
1. 算术逻辑单元ALU 2. 控制器 3. 总线与总线缓冲器 4. 寄存器阵列
3
2.1.1 算术逻辑单元ALU
数学问题的求解可分解为算术和逻辑运算实现。
➢ 在算术运算中，若符号数采用补码表示，则减法可用 加法实现；乘除法可通过多次的加减和移位实现。
➢ 在逻辑运算中，只要具备“与”、“或”、“非”、 “异或”等功能的部件就能实现各种复杂的逻辑运算。
高性能微处理器中集成了专门的浮点处理器，并有专门 的浮点运算指令。
5
2.1.1 算术逻辑单元ALU
ALU的构成与工作原理
内部总线
数 数 数 数 内部总线 数 数 数 数 数 DR
数数数数数
数据经内部总线进入DR
DR的待运算数据和FR的 进位标志(CF)输入ALU
结果送DB或DR，同时将 运算结果的状态送FR保存。
➢ 操作命令的发布、程序和原始数据的输入、CPU内部信 息处理、结果输出、外设与主机之间的信息交换等。
至少包括指令部件、时序部件和微操作控制电路。
数 数 数 ALU数 I/O数 数
数数数数数数数
数数数数数数数
☆数 数 数 数 数
数数数数 数数
☆数 数 数 数 数
数数数
数操数作数数
☆数 数 数 数 数
数数数数数
8
2.1.2 控制器
指令部件
➢ 程序计数器PC
工作原理：计算机运行程序时，PC指针首先指向要执行 程序的首地址，开始取指令操作，取出指令后，PC指针 的内容就自动增加，指向下一条指令的首地址。
数 数 数 ALU数 I/O数 数
数数数数数数数
数数数数数数数
数数数数数
数数数数
数数数数数
数数数
利用程序存储控制的原理，采用微程序完成机器指令系 统中每一条指令功能的控制方法。
实现过程：将每条指令都看成由若干条微指令组成的微程 序，把这些微程序存放在只读存储器ROM中。计算机工作 时，逐条取出微指令，执行一段微程序，便实现了这条机 器指令的控制功能。
优点：便于设计，便于检查、修改和更换指令。 缺点：速度较慢。
数数数数数数数
数数数数数
数数数数
数数数数数
数数数
数操数作数数
数数
数数数数数
数数数数数
11
2.1.2 控制器
时序部件——产生各部件所需的定时信号
➢ 时钟系统
包括脉冲源和时钟启停逻辑两大部分。
脉冲源用来产生具有一定频率和宽度的脉冲信号(主脉冲)， 通常使用外接石英晶体振荡器产生。 ☆概念：两个相邻脉冲的时间间隔称为时钟周期(或T状 态) ，它是CPU操作的最小时间单位。
数数数数数
数数数数
数数数数数
ቤተ መጻሕፍቲ ባይዱ
数数数
数操数作数数
数数
数数数数数
数数数数数
10
2.1.2 控制器
指令部件（续）
➢ 指令译码器ID
操作码经指令译码器译码后，产生相应操作和控制电位。
8位操作码经译码后，可对应28=256种特定操作，16位 操作码经译码后，对应216=65536种特定操作。
数数数数数数数 数 数 数 ALU数 I/O数 数
数 数 数 数
ALU
☆核心：加法器（与门+ 或门电路）
加法运算
数 数 数 数 数 FR
减法运算：补码表示加法 乘除运算：用移位操作实现
6
2.1 微处理器的基本结构
1. 算术逻辑单元ALU 2. 控制器 3. 总线与总线缓冲器 4. 寄存器阵列
7
2.1.2 控制器
任务：取指令、指令译码和指令执行。
➢ 实现方式1：组合逻辑控制
以逻辑代数为工具，对实现每条指令所需的操作进行分 析和归纳，得到一些简单的逻辑表达式，并根据这些表 达式组成逻辑电路，以实现对计算机的控制。
优点：控制速度快，高速计算机较多采用这种方式。
13
2.1.2 控制器
微操作控制——产生各部件所需的控制信号（续）
➢ 实现方式2：微程序控制
➢ 硬件实现基本运算
加、减、求补、与、或、非、异或、移位、BCD码运算 的十进制调整等。
➢ 乘除法运算
中低档的8位微处理器：乘除法运算是通过软件编程实现 的，它由加、减、移位功能组合完成。
高档的8位微处理器和16位以上的微处理器：专用的乘 除法指令，其乘除法运算功能也由硬件电路来完成。
➢ 浮点运算
在8位或16位微处理器中，所有数都采用定点数表示， 浮点数由两个定点数组成，浮点运算采用软件编程实现。
数操数作数数
数数
数数数数数
数数数数数
9
2.1.2 控制器
指令部件（续）
➢ 指令寄存器IR
存放当前执行指令内容，包括操作码和操作数两部分。
操作码通过指令译码器译码，得到相关的操作命令； 操作数则表示指令执行时需要的数据或存放数据的地址。
数数数数数数数 数 数 数 ALU数 I/O数 数
数数数数数数数