当前位置：文档之家 › 微机原理及接口技术-第3章-80X86微处理器及其体系结构

微机原理及接口技术-第3章-80X86微处理器及其体系结构

  • 格式：ppt
  • 大小：383.00 KB
  • 文档页数：55

下载文档原格式

  / 55

合集下载

微机原理与接口技术第三章

微机原理与接口技术第三章
17
（一）概述 3. 汇编语言源程序的结构 2）简化段定义的程序结构
.MODEL SMALL .STACK 100H .DATA ………… .CODE START: MOV AX,@DATA MOV DS,AX ………… MOV AH,4CH INT 21H END START ;存储模型：小型 ;定义堆栈段及其大小 ;定义数据段 ;数据声明 ;定义代码段 ;起始执行地址标号 ;数据段地址 ;存入数据段寄存器 ;具体程序代码
22
（一）概述
5. 编译、链接和运行程序
Link library Source file Step2: Assembler Object file Listing file Step1: Text editor Step3: Linker Step4: Executable OS loader Output file Map file
（一）概述 3. 汇编语言源程序的结构 1）完整段定义的程序结构 ASSUME伪指令：告诉汇编程序，哪一个段和哪一 个段寄存器相对应，即某一段地址应放入哪一个段寄 存器。 操作系统的装入程序在装入执行时，把CS初始化成 正确的代码段地址，把SS初始化为正确的堆栈段地址， 因此源程序中无再需初始化CS、SS。 装入程序已将DS寄存器留作它用，故在源程序中应 有以下两条指令： MOV AX,DATA MOV DS,AX DOS环境下，汇编语言返回DOS： MOV AH,4CH INT 21H

每个寄存器可作32位或16位使用。 一些16位的寄存器也可以作为两个单独的8位使用。
3
一、Intel x86 微处理器的组成结构 1. 内部寄存器 通用寄存器：主要用于算数运算和数据传送。

每个寄存器可作32位或16位使用。 一些16位的寄存器也可以作为两个单独的8位使用。

《微机原理与接口技术(第二版)》课后答案马维华版

《微机原理与接口技术(第二版)》课后答案马维华版
微处理器的主要性能指标如下表所示数性能指标参数义含义例示例字长内部处理二进制数的位数8163264主频处理器核心工作频率100mhz32ghz外频外部总线的核心频率基准频率33mhz66mhz100mhzfsb频率前端总线频率266mhz533mhz800mhz1330mhz工作电压处理器核心工作电压5v3v18v12v制造工艺指管子之间的最小线距013m90nm65nm45nm地址线宽度处理器外部地址线条数决定物理地址空间2m203236数据线宽度处理器外部数据线条数决定对外访问能力8位16位32位64位协处理器是否内置协处理器性能如何x87流水线技术流水线级数5级12级14级20级31级等超标量结构多条指令流水线含流水线级数1个2个3个4个8个l1l2l3cache一级二级三级高速缓存8kb16kb512kb4mbsimd单指令处理多个数据的能力mmxssesse2sse3ssse3sse4核心架构处理器采用的核心架构类型p5p6netburstcore功耗反应处理器消耗的功率功耗动态电容电压电压频率50w25w等公式21
公式（ 2 － 1） : 性能＝核心频率×每个周期执行指令的条数 说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器 代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期 执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因 此从 Cure 系列开始注重提高每个周期指令执行的条数来提高性能。 2-2 简述微处理器的工作方式、各工作方式的含义和区别是什么 ?它们之间是如何切换的？ 答： 1.五种工作方式：实地址方式、保护虚地址方式、虚拟 86 方式、系统管理方式以及 IA-32E 方式。 2.含义： (1) 实地址方式是指处理器工作在 8086/8088 编程环境下的工作方式。 (2) 保护地址方式， 又称保护虚地址方式， 简称保护方式 ， 是真正发挥处理器潜能的一种工作方式。 所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺 利执行。 (3) 虚拟 86 方式是指一个多任务的环境，即模拟多个 8086 的工作方式。在这个方式之下，处理器 被模拟成多个 8086 微处理器同时工作。 (4) 系统管理方式（ SMM ）是为实现特定功能及系统安全提供的一种工作方式，SMM 的功能主要 包括电源管理以及为操作系统和正在运行的程序提供安全性。 SMM 最显著的应用就是电源管理。 以上四种方式是 IA-32 所有处理器所具有的工作方式。 (5) 从后期的 P4 到以 Core 为核心的处理器开始支持 64 位扩展技术， 引入了 IA-32E 工作方式。 在 这种方式下，处理器支持两种模式即兼容的工作方式（兼容 IA-32 处理器的方式）和 64 位工 作方式。 在兼容模式下，允许在 64 位操作系统下运行原来的 16 位和 32 位应用程序，采用 EM64T 技术，支持 64 位操作，同时支持 36 位的地址，支持 64 位线性地址，默认的地址空间为 64 位，默认的数据宽度 为 32 位，指令允许 32/64 地址和 32/64 数据的混合使用，因此又把 Core 为核心的处理器称为 32/64 处理器，与真正 64 位处理器有区别，可称之为具有 64 位功能的 32 位处理器。

微机原理、汇编语言与接口技术周杰英张萍习题答案汇总

微机原理、汇编语言与接口技术周杰英张萍习题答案汇总

微机原理、汇编语⾔与接⼝技术周杰英张萍习题答案汇总第1章绪论习题与参考答案（部分）1.把下列⼆进制数转换成⼗进制数、⼗六进制数及BCD码形式。

（1）10110010B =（2）01011101.101B =解：（1） 10110010B = 178D = B2H = （0001 0111 1000）BCD （2） 01011101.101B = 93.625D = 5D.AH= （1001 0011.0110 0010 0101）BCD2.把下列⼗进制数转换成⼆进制数。

（1）100D =（2）1000D =（3）67.21D =解：（1）100D = 01100100B（2） 1000D = 1111101000B（3） 67.21D = 1000011.0011B3.把下列⼗六进制数转换成⼗进制数、⼆进制数。

(1)2B5H =(2)4CD.A5H =解：（1）2B5H = 693D = 0010 1011 0101B（2）4CD.A5H = 1229.6445D = 0100 1100 1101.1010 0101 B4.计算下列各式。

（1）A7H+B8H =（2）E4H-A6H =解：（1） A7H+B8H = 15FH（2） E4H-A6H = 3EH5.写出下列⼗进制数的原码、反码和补码。

（1） +89（2） -37解：（1） [+89 ] 原码、反码和补码为: 01011001B（2） [-37] 原码 = 10100101 B[-37] 反码 = 11011010 B[-37] 补码 = 11011011 B6．求下列⽤⼆进制补码表⽰的⼗进制数（1）（01001101）补 =（2）（10110101）补 =解：（1）（01001101）补 = 77D（2）（10110101）补 = -75D7．请⽤8位⼆进制数写出下列字符带奇校验的ASCII码。

（1）C： 1000011 （2）O： 1001111（3）M： 1001101 （4）P： 1010000解：（1）C：0 1000011 （2）O： 0 1001111（3）M：1 1001101 （4）P： 1 10100008．请⽤8位⼆进制数写出下列字符带偶校验的ASCII码。

微型计算机原理课后答案

微型计算机原理课后答案

微机原理第一章1．计算机按其使用的逻辑元件的不同被分为哪几代？微型计算机是哪一代计算机的分支？答：电子管计算机、晶体管计算机、集成电路计算机和大规模、超大规模集成电路计算机。

微型计算机属于第四代计算机的分支。

2. 简述冯·诺依曼计算机体系结构的基本思想。

答：冯·诺伊曼基本设计思想为：①以二进制形式表示指令和数据。

②程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令并加以执行。

③由运算器、控制器、存储器、输入和输出设备等五大部件组成计算机系统。

3．微型计算机系统由哪几部分组成：答: 微机系统分硬件和软件，硬件包括CPU、存储器、输入输出设备和输入输出借口，软件包括软件系统和应用软件。

6．何谓总线？有哪几类？作用如何？答：总线是计算机中各功能部件间传送信息的公共通道。

根据所传送的信息的内容与作用不同，总线可分为三类：地址总线、数据总线、控制总线。

这三类总线作用为计算机各功能部件间传送地址、数据、控制信息的。

8．存储器读写操作的不同点？答：①读操作：由CPU发出的读命令控制。

写操作：由CPU发出的写命令控制。

②读操作：把数据从内存中读出来，放到DB上。

写操作：把ＤＢ上的内容，写入到存储器中。

第二章计算机中的数值和编码1、将十进制数转换为二进制和十六进制(1) 129.75＝1000 0001.11B＝81.CH(2) 218.8125＝1101 1010.1101B＝DA.DH(3) 15.625＝1111.101B＝F.AH(4) 47.15625＝10 1111.0010 1B＝2F.28 H2、将下列二进制数转换为十进制和十六进制(1) 111010 B=58 =3A H(2) 1011 1100.111B= 188.875= BC.E H(3) 0.1101 1B=0.84375 =0.D8H(4) 11110.01 B=30.25 =1E.4H3、完成下列二进制数的加减法运算(1) 1001.11＋100.01＝1110.00(2) 1101010110.1001－01100001.0011＝01110101.0110(3) 00111101＋10111011＝11111000 (4) 01011101.0110－101101.1011＝101111.10114、完成下列十六进制数的加减法运算(1) 745CH＋56DFH＝D14B H (2) ABF.8H－EF6.AH＝9C28.E H(3) 12AB.F7＋3CD.05＝1678 .FC H(4) 6F01H－EFD8H＝7F29 H5、计算下列表达式的值(1) 128.8125＋10110101.1011B＋1F.2H＝101010101.1010B(2) 287.68－10101010.11H＋8E.EH＝103.CEH(3) 18.9＋1010.1101B＋12.6H－1011.1001＝36.5256、选取字长n为8位和16位两种情况，求下列十进制数的补码。

微机原理与接口技术第二章80x86微处理器的结构和功能

微机原理与接口技术第二章80x86微处理器的结构和功能
AF
D2
PF
D1
D0
CF
状态标志位有6位，CPU在执行完1条影响标志寄存器的指令中，依据运算结 果的状态对这些进行填写，程序员可用相关指令查看状态标志位从而得知运算 结果的某些特点。 DF 方向标志位；用以指定字符串处理时的方向，当该位置 10 时，字 OF 溢出标志位：当补码运算有溢出时， OF为1；否则为 。 控制标志位有 3位，其作用是控制 CPU 执行程序的方式。程序员可 IF 中断允许标志位：用来控制 8086 是否允许接收外部可屏蔽中断请 符串以递减顺序处理，即地址以从高到低顺序递减。反之，则以递增顺 TF 跟踪标志位：是为调试程序而设定的陷井控制位。当该位置 1时， 用指令改变这些位的值，从而改变 CPU运行程序的方式。 求。若IF=1 ，8086能响应外部可屏蔽中断请求，反之则不响应。 序处理。 8086处于单步状态，此时每执行完1条指令就自动产生1次内部中断。当 该位复位后，8086恢复正常工作。
2.1.1 8086 CPU概述
8086的内部结构如图所示，其内部按功能可分为 两大部分： 1.总线接口单元BIU（Bus Interface Unit）
总线接口单元BIU是8086同存储器和I/O设备之间的接口部件， 负责对全部引脚的操作，即8086所有对存储器和I/O设备的操作 功能都是由BIU完成的。
8086/8088微型计算机系统结构
标志寄存器FLAG是8086的1个重要寄存器，它是按位使用的。标志寄存器 共16位，8086中只使用了9位。 D0 - D7标志寄存器格式如下：
D15 D14 D13 D12 D11 D10
OF DF
D9
IF
D8 D7
TF SF
D6
ZF
D5

微机原理3.80X86编程结构

微机原理3.80X86编程结构

2011-3-5
3
（3）专用寄存器： 专用寄存器： •指令指针寄存器 指令指针寄存器IP 指令指针寄存器 存放8086要执行的下一条指令的有效地址。程 存放8086要执行的下一条指令的有效地址。 8086要执行的下一条指令 序员不能修改它的值，只能由8086CPU中的 不能修改它的值 序员不能修改它的值，只能由 中的 BIU自动修改。 自动修改。 自动修改 •标志寄存器 标志寄存器FLAGS 标志寄存器
2011-3-5
8
80X86微处理器的寄存器结构 §2.3 80X86微处理器的寄存器结构
80X86系列微机的体系结构 第二章 80X86系列微机的体系结构
寄存器结构 一.8086CPU寄存器结构 寄存器
2.标志寄存器FLAGS格式及各位意义 2.标志寄存器FLAGS格式及各位意义 标志寄存器FLAGS
2011-3-5 11
80X86微处理器的寄存器结构 §2.3 80X86微处理器的寄存器结构
第二章 80X86系列微机的体系结构 80X86系列微机的体系结构
寄存器结构 一.8086CPU寄存器结构 寄存器
【例】 执行下面两个数的加法，给出各状态标志位的 执行下面两个数的加法，
值。 0101 0100 0011 1001 + 0100 1001 1010 1010
4 1 AF
2 0 PF
0 0 CF
12
80X86微处理器的寄存器结构 §2.3 80X86微处理器的寄存器结构
第二章 80X86系列微机的体系结构 80X86系列微机的体系结构
寄存器结构 一.8086CPU寄存器结构 寄存器
2.标志寄存器FLAGS格式及各位意义 2.标志寄存器FLAGS格式及各位意义 标志寄存器FLAGS

微机原理与接口技术第3章 80x86指令系统


52234H 89H (操作数低8位) 52235H 67H (操作数高8位)
……
运行结果：(AX) = 6789H
图3-11 基址变址寻址
图3-12 DEBUG下基址变址指令的输入、汇编及执行
5、相对基址变址寻址
EA = 基址 + 变址 + 位移量
例如：(DS)=5000H，(BX)=1234H，(SI)=1000H ，则： MOV AX，[BX+SI+2000H]
I/O端口寻址
间接端口寻址：采用这种寻址方式时，端口地址为16 位（0~0FFFFH）。
必须先将端口地址存放到寄存器DX中。
例如：
MOV DX，1000H ；端口地址为1000H OUT DX，AL ；间接端口寻址
小结
1. 立即寻址方式：MOV AX,0FF00H 2. 寄存器寻址方式: MOV DX,AX 3. 直接寻址方式: MOV AX,[2000H] 4. 寄存器间接寻址方式: MOV BX,[SI] 5. 寄存器相对寻址方式: MOV AL,COUNT[BX] 6. 基址变址寻址方式: MOV AX,[BX][SI] 7. 相对基址变址寻址方式:
SS
SP
栈顶（低地址）
堆 栈
已入栈 的数据
……
段
栈底（高地址）
图3-20 堆栈结构
➢ 指令格式：PUSH 16位/32位源操作数 POP 16位/32位目的操作数
源操作数：16位或32位通用寄存器、段寄存器或存储器操作 数
386以上系统允许PUSH指令的源操作数为立即数 目的操作数：16位或32位通用寄存器、段寄存器或存储器操 作数 只有386以上的处理器才能使用32位的操作数

微机原理及接口技术(习题答案)

第1章微机运算基础习题和思考题1.请完成以下计算：174．66D=(10101110.10101)B＝（AE. A8）H10101110101.01011B＝（1397.344）D＝（575.58）H4BCH＝（010*********）B＝（）BCD2.设字长为8位，X＝（2A）16，当X分别为原码、补码、反码和无符号数的时候，其真值是多少？答：当X表示原码时，其真值为：＋101010当X表示补码时，其真值为：＋101010当X表示反码时，其真值为：＋101010当X表示无符号数数时，其真值为：001010103.设字长为8位，用补码形式完成下列计算，要求有运算结果并讨论是否发生溢出？120＋18 －33－37－90－70 50＋84答：120＋18其补码形式分别为：（120）补＝01111000 （18）补＝0001001001111000＋ 0001001010001010由于C s=0 ，C p=1，因此有溢出，结果错误－33－37其补码形式为：（－33）补＝11011111 （－37）补＝1101101111011111＋1101101110111010由于C s=1， C p=1，所以没有溢出，结果正确－90－70其补码形式为：（－90）补＝10011100 （－70）补＝1011101010011100＋1011101001010110由于C s=1， C p=0，所以有溢出，结果错误50＋84其补码形式为：（50）补＝00110010 （84）补＝0101010000110010＋0101010010000110由于C s=0， C p=1，所以有溢出，结果错误4.请写出下列字符串的ASCII码值。

My name is Zhang san.4D 79 6E 61 6D 65 69 73 5A 68 61 6E 67 73 61 6E 2E第2章 80X86微机系统习题与思考题1.微型计算机主要由哪些基本部件组成？各部件的主要功能是什么？答：微型计算机主要由输入设备、运算器、控制器、存储器和输出设备组成。

微型计算机原理及接口技术第3章 80X86指令系统及汇编语言


第3章 80X86指令系统及汇编语言
..
操作码 2000 ∶ 0FFFH 50H 2000∶ 1000H
2000 ∶ 1050H 操作码
CS ＋ IP ＋
20 00 10 00
50 21 05 0
.. .. ..
图3.8 段内相对寻址
第3章 80X86指令系统及汇编语言
2．段内间接寻址 在段内间接寻址方式中，转移地址的段内偏移地 址要么存放在一个16位的寄存器中，要么存放在存贮 器的两个相邻单元中。存放偏移地址的寄存器和存贮 器的地址将按指令码中规定的寻址方式给出。此时， 寻址所得到的不是操作数，而是转移地址。 例：JMPCX 其过程如图3.9所示。
第3章 80X86指令系统及汇编语言
3.1.2转移地址的寻址方式 1．段内相对寻址 在段内相对寻址方式中，指令应指明一个8位或16
位的相对地址位移量DISP(有正负符号， 用补码表示)。此时，转移地址应该是代码段寄存
器CS内容加上指令指针IP内容，再加上相对地址位移 量DISP。
例：JMPDISP1 其过程如图3.8所示。
第3章 80X86指令系统及汇编语言
2．交换指令 XCHG OPRD1，OPRD2 交换指令把一个字节或一个字的源操作数与目的 操作数相交换。这种交换能在通用寄存器与累加器之 间、通用寄存器之间、通用寄存器与存贮器之间进行， 但是段寄存器不能作为一个操作数。例如：
XCHGAL，CL XCHGAX，DI XCHGBX，SI XCHGAX，BUFFER XCHGBX，DATA［SI］
第3章 80X86指令系统及汇编语言
立即数
段寄存器 CS,DS,SS,ES
通用寄存器 AX,BX,CX,DX,BP,SP,SI,DI AH,AL,BH,BL,CH,CL,DH,DL

微机原理与接口第3章2—8086微处理器总线周期及引脚资料

第3章 80x86微处理器
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
20
A19/S6-A16/S3：输出访问存储器的20位地址的高4位地址A19A16。 A19/S6-A16/S3：输出CPU的工作状态。 A19/S6-A16/S3：分时工作，T1状态：输出地址的高4位信息； T2、T3、T4状态：输出状态信息。 S6：指示8086/8088当前是否与总线相连，S6=0，表示 8086/8088当前与总线相连。
教学目的：使学生掌握80X86微处理器的基本使用 教学重点：8086微处理器的组成及其寄存器结构； 8086
微处理器的存储器和I/O组织
教学难点：8086微处理器的存储器和I/O组织
1
3.1 8086微处理器的内部结构
微型计算机是由具有不同功能的一些部件组成的，包含运 算器和控制器电路的大规模集成电路，称为“微处理器”，又 称 “中央处理器（CPU）”，其职能是执行A/L运算，并负责 控制整个计算机系统，使之能自动协调地完成各种操作。 3.1.1 Basic performance index 16位微处理器； 采用高速运算性能的HMOS工艺制造，芯片上集成了2.9万 只晶体管； 使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3 s~0.6 s m m 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处 理器系统，从而极大地提高了系统的数据吞吐能力和数据处 2 理能力。
24
（6）、INTR：可屏蔽中断请求信号，输入，高电平有效。当 INTR=1，表示外设向CPU发出中断请求，CPU在当前指令周期的 最后一个T状态去采样该信号，若此时，IF=1，CPU响应中断， 执行中断服务程序。 （7）、/INTA：中断响应信号，输出，低电平有效。表示CPU响 应了外设发来的中断申请信号INTR。 （8）、NMI：不可屏蔽中断请求信号，输入，上升沿触发。该 请求信号不受IF状态的影响，也不能用软件屏蔽，一旦该信号 有效，则执行完当前指令后立即响应中断。 （9）、/TEST：测试信号，输入，低电平有效。当CPU执行WAIT 指令时，每隔5个时钟周期对/TEST进行一次测试，若/TEST=1， 继续等待，直到/TEST=0。
2．BIU
总线接口部件BIU内部设有四个16位段地址寄存器：代 码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加 段寄存器ES，一个16位指令指针寄存器IP，一个6字节指令 队列缓冲器，20位地址加法器和总线控制电路。 主要功能：根据执行部件EU的请求，负责完成CPU与 存储器或I/O设备之间的数据传送。
状态标志寄存器 执行部件 EU 总线接口部件 BIU
图3-1 8086CPU内结构框图
3
1．EU
执行部件中包含一个16位的算术逻辑单元（ALU），8 个16位的通用寄存器(UR)，一个16位的状态标志寄存器 (SFR)，一个数据暂存寄存器和执行部件的控制电路。 功能：从BIU的指令队列中取出指令代码，经指令译码 器译码后执行指令所规定的全部功能。执行指令所得结果或 执行指令所需的数据，都由EU向BIU发出命令，对存储器 或I/O接口进行读/写操作。
7
3.1.3 8086CPU的寄存器(register)结构
8086CPU中可供编程使用的有14个16位寄存器，按其用 途可分为3类：通用寄存器、段寄存器、指针和标志寄器， 如所示。
AH BH CH DH AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器 指令指针寄存器 标志寄存器 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
S5：表明中断允许标志当前的设置。S5=0，表示CPU中断是关闭 的，禁止一切可屏蔽中断源的中断请求；S5=1，表示CPU中断是 开放的，允许一切可屏蔽中断源的中断申请。 S4、S3：指出当前使用段寄存器的情况。
21
S4、S3组合所对应的段寄存器情况
S4
S3
段寄存器
0
0 1 1 3、控制总线
0
1 0 1
数据寄存器
SP BP SI DI
IP
通用寄存器
地址指针和 变址寄存器
FLAGS
CS DS SS ES
控制寄存器
段寄存器
8086CPU内部寄存器结构
8
含14个16位寄存器，按功能可分为
三类 8个通用寄存器 4个段寄存器 2个控制寄存器
9
通用寄存器
数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）
23
（2）、/RD：读信号，三态输出，低电平有效。/RD=0，表示当 前CPU正在对存储器或I/O端口进行读操作。 （3）、/WR：写信号，三态输出，低电平有效。/WR=0，表示当 前CPU正在对存储器或I/O端口进行写操作。 （4）、M//IO：存储器或IO端口访问信号，三态输出。M//IO=1， 表示CPU正在访问存储器；M//IO=0，表示CPU正在访问IO端口。 （5）、READY：准备就绪信号，输入，高电平有效。READY=1， 表示CPU访问的存储器或IO端口已准备好传送数据。若CPU在总 线周期T3状态检测到READY=0，表示未准备好，CPU自动插入一 个或多个等待状态TW，直到READY=1为止。
3.1.2 8086微处理器内部结构组成
AX BX CX DX AH BH CH DH SP BP SI DI CS DS SS ES ALU 数据总线（16 位） IP 内部通信 寄存器 AL BL CL DL 地址加法器 ∑
暂存器
总 线 控 制 逻 辑
8086
总线
ALU
指令队列 控制电路 1 2 3 4 5 6
变址寄存器常用于指令的间接寻址
或变址寻址。特别是在串操作指令 中，用SI存放源操作数的偏移地址， 而用DI存放目标操作数的偏移地址。
15
段寄存器
用于存放逻辑段的段基地址(逻辑段的概念后面将要介绍)
CS：代码段寄存器(code segment) 代码段用于存放指令代码 DS：数据段寄存器(data segment) ES：附加段寄存器(extra segment) 数据段和附加段用来存放操作数 SS：堆栈段寄存器 (stack segment) 堆栈段用于存放返回地址，保存寄存器内容，传递参数
10
数据寄存器
8088含4个16位数据寄存器，它们又
可分为8个8位寄存器，即：
– AX AH，AL – BX BH，BL – CX CH，CL – DX DH，DL 常用来存放参与运算的操作数或运算结果
11
数据寄存器特有的习惯用法



AX：累加器(accumulator)。多用于存放中间运算结 果。所有I/O指令必须都通过AX与接口传送信息； BX：基址寄存器(base)。在间接寻址中用于存放基 地址； CX：计数寄存器(counter)。用于在循环或串操作指 令中存放循环次数或重复次数； DX：数据寄存器(data)。在32位乘除法运算时，存 放高16位数；在间接寻址的I/O指令中存放 I/O端口地址。
16
控制寄存器

IP：指令指针寄存器(instruction pointer)，其内容为 下一条要执行的指令的偏移地址
FLAGS：标志寄存器 –状态标志：存放运算结果的特征 –控制标志：控制某些特殊操作 6个状态标志位(CF，SF，AF，PF，OF，ZF) 3个控制标志位(IF，TF，DF)
17

18
8086CPU引脚图
如图所示，为8086CPU的引脚信号图。共有40 条引脚线，这些引脚线用来输出或接收各种信号：地 址线，数据线，控制线和状态线，电源线和定时线。
由于8088微处理器是一种准16位机。其内部结构 基本上与8086相同，其信号也与8086基本相同，只是 有一些引脚的功能有所不同，在这里，我们将以8086 为例，具体介绍一下最小模式下和最大模式下各位引 脚功能，如出现功能不同的引脚再具体讲解 。
数据串操作指令，循环指令
SI
DI
地址指针寄存器

SP：堆栈指针寄存器(stack pointer)，其 内容为栈顶的偏移地址； BP：基址指针寄存器(base pointer) ，常 用于在访问内存时存放内存单元的偏移 地址

14
变址寄存器
SI：源变址寄存器(source
index ) DI：目标变址寄存器(destination index)
19
1、地址/数据总线
AD15-AD0：地址/数据复用引脚，双向，三态。
•（8086/8088）AD15-AD0：16位地址总线A15-A0，输出访问存 储器或I/O的地址信息。 •（8086）AD15-AD0：16位数据总线D15-D0，与存储器和I/O设 备交换数据信息。 •（8088）AD7-AD0：8位数据总线D7-D0，与存储器和I/O设备交 换数据信息。 •地址/数据总线复用，分时工作。 2、地址/状态总线A19/S6-A16/S3 A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。
EU
执行1 忙 忙
执行2 忙
执行3 忙
执行4 忙
执行5 忙
总线
8086CPU的指令执行过程 :并行工作方式
总线空闲时预取指令，使CPU需要指令时能立刻得到
6
流水线(pipeline)操作

指令预取队列的存在使EU和BIU两个部 分可同时进行工作，从而
– 提高了CPU的效率； – 降低了对存储器存取速度的要求
3.1.4 8086CPU的外部引脚特性
GND AD 14 AD 13 AD 12 AD 11 AD 10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 V CC +5V ） （ AD 15 A 16 3 /S A17 S 4 / A18/S5 A19/S6 BHE/S MN/MX RD HOLD( RQ/GT0 ) HLDA(RQ/GT1 ) WR(LOCK) M/IO(S 2) DT/R( S1) DEN( S 0) ALE( QS 0) INTA( QS 1) TEST READY RESET