第2章 可编程逻辑器件

●
可编程逻辑器件设计方法
PLD芯片内部结构
第二章

乘积项阵列实际上就是一个“与或”阵列，每一个交叉点 都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与” 阵列后一般还有一个“或”阵列，用以完成最小逻辑表达式中的 “或”关系。
●
可编程逻辑器件设计方法
PLD芯片内部结构
第二章

3.布线池、布线矩阵
●
可编程逻辑器件设计方法
可编程逻辑器件概述
第二章
●
可编程逻辑器件PLD包含两个基本部分：一是逻辑阵列，另 一个是输出单元或宏单元。逻辑阵列是设计人员可以编程的部分。 设计人员可以通过宏单元改变PLD的输出结构。输入信号通过 “与”矩阵，产生输入信号的乘积项组合，然后通过“或”矩阵 相加，在经过输出单元或宏单元输出。其实，根据数字电路可以 知道任何逻辑功能均可以通过卡诺图和摩根定理化简得到“积之 和”amp;
b
b
图2.3 熔丝未编程的结构
图2.4 熔丝未编程的结构
●
可编程逻辑器件设计方法
PLD芯片制造工艺
第二章
图2.3给出了反熔丝的编程原理。如果进行编程时，需要将熔 丝连接。如图2.4所示，编程完成后，相应的熔丝被连接。
●
可编程逻辑器件设计方法
PLD芯片制造工艺
第二章
3、SRAM技术 基于静态存储器SRAM的可编程器件，值被保存在SRAM中 时，只要系统正常供电信息就不会丢失，否则信息将丢失。 SRAM存储数据需要消耗大量的硅面积，且断电后数据丢失。但 是这种器件可以反复的编程和修改。
●
可编程逻辑器件设计方法
Xilinx的VirtexII内部结构
第二章
●
可编程逻辑器件设计方法

PLD及应用
第2章可编程逻辑器件
CPLD概述
PLD及应用
第2章可编程逻辑器件
PLD及应用
第2章可编程逻辑器件
CPLD概述
基于乘积项阵列型CPLD的组成：
● 可编程内部连线
● 逻辑块
● I/O单元
PLD及应用
第2章可编程逻辑器件
Altera公司的CPLD
Altera公司生产的PLD器件主要有： ● ● ● ● ● ● ● ● ● Classic系列 MAX系列 FLEX系列 ACEX系列 APEX系列 Mercury系列 Excalibur系列 Stratix系列 Cyclone系列 CPLD
PLD及应用
第2章可编程逻辑器件
上电时，由这片配置EEPROM先对FPGA/CPLD
加载数据，十几毫秒后，FPGA/CPLD即可正常工作
(亦可由CPU配置FPGA/CPLD)。
对用户而言，CPLD与FPGA的内部结构稍有不
同，但用法一样，所以多数情况下不加以区分。
PLD及应用
第2章可编程逻辑器件
（f）
PLD及应用
第2章可编程逻辑器件
20世纪70年代初期的PLD主要是：
可编程只读存储器PROM（Programmable Read Only Memory） 可编程逻辑阵列PLA（Programmable Logic Array）。
PLD及应用
A0 A1 A3
第2章可编程逻辑器件
Y0 Y1
PLD及应用
第2章可编程逻辑器件
CPLD通常基于乘积项(product-term)技术， 采用EEPROM(或Flash)工艺，如Altera公司的MAX 系列、Lattice公司的大部分产品及Xilinx公司的 XC9500系列，这种CPLD都支持ISP技术在线编程， 也可用编程器编程，并且可以加密。 FPGA通常基于查找表(Look Up Table，LUT) 技术，采用SRAM工艺，如Altera公司的FLEX、 ACEX、APEX系列和Xilinx公司的Spartan与Virtex 系列。由于SRAM工艺的特点——掉电后数据会消失， 因此调试期间可以用下载电缆配置FPGA/CPLD器件， 调试完成后，需要将数据固化在一个专用的 EEPROM中(用通用编程器烧写)。

2.3.2 常用的CPLD器件
Altera公司是全球最大的可编程逻辑器件 供应商之一。其主要CPLD产品为 MAX3000A、MAX7000、MAX ® II这三个 系列。 Xilinx公司是FPGA的发明者，也是最大可 编程逻辑器件供应商之一。该公司CPLD产 品种类较全，主要有XC9500和 Coolrunner 这两个系列。
未连接
已连接
可编程连接
图2-5 PLD的连接表示法
可编程与阵列是PLD的核心部分。为了便于对PLD逻 辑关系的描述、编程和使用，可采用如图2-6所示的表 示方法，它表示具有四个输入的与门。
F
A
B
C D
图2-6 四输入与阵列表示方法
该图中与逻辑电路的乘积项输出为F=ABD。
当PLD中有可编程的或阵列时，其表示方法为 图2-7所示的形式。编程点的表示方法和与阵列 相同。所以该图的逻辑关系为：F=A+C。
2.5 CPLD与FPGA的比较
（1）在结构工艺方面 （2）规模和逻辑复杂度 CPLD 规模小，寄存器少，适应于中小规模电路 设计；内部还可能集成简单的IP硬核；（如：时 钟管理） FPGA规模大，有大量的寄存器，可以设计CPU、 DSP等大型电路设计；内部还可能集成了IP硬核； （如：时钟管理，乘法器，存储器块等等） （3）编程和配置 （4）功率消耗 （5）使用和保密性
2.4.3 常用的FPGA器件
Altera公司是全球最大的可编程逻辑器件供应商 之一。其主要FPGA产品为：FLEX10K/E、 Cyclone/ CycloneII、Stratix/StratixII这三个系 列。 Xilinx公司是FPGA的发明者，是最大可编程逻辑 器件供应商之一。FPGA产品种类较全，主要有 Spartan和Virtex这两个系列，代表了FPGA的先 进水平。 • Virtex®-6 FPGAs » Spartan®-6 FPGAs • Virtex-5 FPGAs • Extended Spartan-3A FPGAs • CoolRunner™-II CPLDs

D Q D Clk clk
Tsu
7
• Tfsu: ‘Fast input clock’ setup time. When the fast-input path is used, Tfsu is the time that data must be present at the input pin before the global clock is asserted at the clock pin. • 与Tsu相似
8
• Thold：在时钟上跳沿后，Data必须保持 的最小时间
D Q D Clk clk Tsu Th
9
• Tco1: Global clock to output delay. The time required to obtain a valid output after the global clock is asserted at the clock pin.
D Q D Clk clk
Q
Tco
10
• Fcnt: 最大计数器时钟频率 （16bit，loadable，enalbled，up/down， programmed in each LAB）
11
3．MAX 7000系列特性对比
• MAX7000、MAX7000E、MAX7000S 性 能对比 • MAX7000E是比MAX7000功能增强， MAX7000S比MAX7000E又增强。
20
2．Macrocells
MAX7000的宏单元可以被单个配置成时序逻辑或组合逻 辑。 Macrocells由三个功能块组成： 逻辑阵列（logic array） 可以实现组合逻辑，每个宏单元可以提供5个乘积项。 乘积项选择矩阵（product-term select matrix） 用来分配这些乘积项，它们或者作为基本逻辑输入实现组 合逻辑功能，或者作为宏单元的寄存器的clear、preset、 clock、clock enable控制功能。 有两种扩展乘积项： a. 共享扩展项，反馈进逻辑阵列 b. 并行扩展扩展乘积项（parallel expander）