第2章 可编程逻辑器件基础

Power point
MAX7128S内部结构图
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
P I A
LAB
LAB
LAB
LAB
LAB
LAB
LAB
LAB
I/O控制模块
Power point
Altera公司MAX系列CPLD简介
（1）逻辑阵列块LAB(Logic Array Block) 可编程逻辑阵列由若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成， LMC内部主要包括与阵列、或 阵列、可编程触发器和多路选择器等电路，能独立地配置 为时序或组合工作方式。 MAX7000系列包含了32～256个宏单元。
适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中， 使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD 芯片)必须属于原综合器指定的目标器件系列，即需有FPGA/CPLD供应商自己提供。
如果编译、综合、布线适配和仿真等都没有发现问题，可以输出各种编程文件，通过 编程器以及下载电缆对将文件载入目标芯片（FPGA/CPLD）
• 与CPLD相比， FPGA具有更高的集成度、更强的逻辑功 能和更大的灵活性。 • FPGA器件基本结构 – 一般由3个可编程逻辑模块阵列组成： • 可配置逻辑模块（CLB，Configurable Logic Block） • 输入/输出模块（IOB，Input/Output Block） • 可编程互连线PI（Programmable Interconnect）， 或 叫 互 连 资 源 （ ICR ， Interconnect Capital Resource） • FPGA器件内还有一可配置的SRAM，其加电后存储的数 据决定器件的具体逻辑功能。

示该系统的路结构
▪
基本PLD器件的原理结构图
3
LOGO
PLD分类
按集成度分
简单PLD： PROM、PLA、 PAL、GAL
复杂PLD: CPLD、FPGA
按内部结构分
乘积项结构器件： 大部分PLD和 CPLD
查找表结构器件： 大部分FPGA
按工艺分
熔丝：一次编程 反熔丝：一次编程 EPROM：紫外线擦 除，多次编程 EEPROM：电擦写 多次编程 SRAM：查找表结构 ，多次编程，掉电丢 失 FLASH：多次编程， 掉电不丢失
延时可测 速度更快 保密性好
LOGO
21
硬件测试技术
硬件测试
内部逻辑测试： 可测性设计 （Design For Test ，DFT） 主要用于芯片内 部逻辑测试（内 部寄存器）
JTAG边界扫描 测试： 主要用于测试外 部引脚连线，也 可以捕获内部信 号
LOGO
22
CPLD/FPGA编程与配置
▪ 什么是编程配置？
LOGO
18
A0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 B0 0 0 0 1 1 1 10 0 0 0 1 1 1 1 C0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y0 0 0 0 0 0 1 00 0 1 0 0 0 1 0
60%以上的市场 ▪ 以欧美用户居多
▪ 主要产品： Virtex-4系列FPGA Spartan II& Spartan-3& Spartan 3E系列FPGA XC9500&C9500XL系列CPLD
LOGO
26

●
可编程逻辑器件设计方法
PLD芯片内部结构
第二章

乘积项阵列实际上就是一个“与或”阵列，每一个交叉点 都是一个可编程熔丝，如果导通就是实现“与”逻辑，在“与” 阵列后一般还有一个“或”阵列，用以完成最小逻辑表达式中的 “或”关系。
●
可编程逻辑器件设计方法
PLD芯片内部结构
第二章

3.布线池、布线矩阵
●
可编程逻辑器件设计方法
可编程逻辑器件概述
第二章
●
可编程逻辑器件PLD包含两个基本部分：一是逻辑阵列，另 一个是输出单元或宏单元。逻辑阵列是设计人员可以编程的部分。 设计人员可以通过宏单元改变PLD的输出结构。输入信号通过 “与”矩阵，产生输入信号的乘积项组合，然后通过“或”矩阵 相加，在经过输出单元或宏单元输出。其实，根据数字电路可以 知道任何逻辑功能均可以通过卡诺图和摩根定理化简得到“积之 和”amp;
b
b
图2.3 熔丝未编程的结构
图2.4 熔丝未编程的结构
●
可编程逻辑器件设计方法
PLD芯片制造工艺
第二章
图2.3给出了反熔丝的编程原理。如果进行编程时，需要将熔 丝连接。如图2.4所示，编程完成后，相应的熔丝被连接。
●
可编程逻辑器件设计方法
PLD芯片制造工艺
第二章
3、SRAM技术 基于静态存储器SRAM的可编程器件，值被保存在SRAM中 时，只要系统正常供电信息就不会丢失，否则信息将丢失。 SRAM存储数据需要消耗大量的硅面积，且断电后数据丢失。但 是这种器件可以反复的编程和修改。
●
可编程逻辑器件设计方法
Xilinx的VirtexII内部结构
第二章
●
可编程逻辑器件设计方法

PLD及应用
第2章可编程逻辑器件
CPLD概述
PLD及应用
第2章可编程逻辑器件
PLD及应用
第2章可编程逻辑器件
CPLD概述
基于乘积项阵列型CPLD的组成：
● 可编程内部连线
● 逻辑块
● I/O单元
PLD及应用
第2章可编程逻辑器件
Altera公司的CPLD
Altera公司生产的PLD器件主要有： ● ● ● ● ● ● ● ● ● Classic系列 MAX系列 FLEX系列 ACEX系列 APEX系列 Mercury系列 Excalibur系列 Stratix系列 Cyclone系列 CPLD
PLD及应用
第2章可编程逻辑器件
上电时，由这片配置EEPROM先对FPGA/CPLD
加载数据，十几毫秒后，FPGA/CPLD即可正常工作
(亦可由CPU配置FPGA/CPLD)。
对用户而言，CPLD与FPGA的内部结构稍有不
同，但用法一样，所以多数情况下不加以区分。
PLD及应用
第2章可编程逻辑器件
（f）
PLD及应用
第2章可编程逻辑器件
20世纪70年代初期的PLD主要是：
可编程只读存储器PROM（Programmable Read Only Memory） 可编程逻辑阵列PLA（Programmable Logic Array）。
PLD及应用
A0 A1 A3
第2章可编程逻辑器件
Y0 Y1
PLD及应用
第2章可编程逻辑器件
CPLD通常基于乘积项(product-term)技术， 采用EEPROM(或Flash)工艺，如Altera公司的MAX 系列、Lattice公司的大部分产品及Xilinx公司的 XC9500系列，这种CPLD都支持ISP技术在线编程， 也可用编程器编程，并且可以加密。 FPGA通常基于查找表(Look Up Table，LUT) 技术，采用SRAM工艺，如Altera公司的FLEX、 ACEX、APEX系列和Xilinx公司的Spartan与Virtex 系列。由于SRAM工艺的特点——掉电后数据会消失， 因此调试期间可以用下载电缆配置FPGA/CPLD器件， 调试完成后，需要将数据固化在一个专用的 EEPROM中(用通用编程器烧写)。