第7章可编程逻辑器件

载了不同设计的同型号芯片，以及进行产品的质量跟踪等。
7.3 复杂可编程逻辑器件CPLD
随着数字电子系统功能日益复杂，规模迅速加大，GAL在集 成度和性能方面很快又难以满足要求，集成度高、功能更强大的 CPLD应运而生。为便于使用，如今的CPLD普遍集成了编程所需 的高压脉冲产生电路以及编程控制电路 ，成了在系统可编程 （ISP，In System Programmable）器件，编程时无须另外编 程器，也无须将器件从系统中拔出。
synac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmcsynac0ac1n工作模式电路结构组态简化电路图组合单向模式与用输入结构图716a与用输出结构图716b组合双向模式组合输入输出结构图716c寄存器模式时序电路中的组合io结构图716d寄存器输出结构图716e表721olmc的5种电路结构组态图724olmc的5种电路结构组态简化电路图中nc表示不连接722输出逡辑宏单元olmc需要说明的是结构控制字的内容无需设计人员逐位设定而是由eda设计开収工具软件根据用户的引脚安排以及要实现的电路功能自动生成于编程下载时自动写入芯片内部的

第七章 存储器与可编程逻辑器件
7. 1 随机存储器(RAM) 7. 2 可编程逻辑器件 PLD 7. 3 只读存储器（ROM）和
可编程逻辑阵列(PLA）
目的与要求
1．学会识辨PLA的阵列图 2．学会分析PLA构成的组合电路
重点：分析PLA构成的组合电路 难点：分析PLA构成的组合电路
７.4 可编程逻辑阵列PLA
由于与或阵列均能编程 的特点，在实现函数时，只 需形成所需的乘积项，使阵 列规模比PROM小得多。
二．PLA的应用
例1：分析图示电路，指出该电路的功能。
7项
课堂练习
例2： PLA阵列如图，试定、或阵列可编程，而PLA是与和或阵 列全可编程。
②PROM与阵列是全译码的形式，而PLA是根据需要产生乘 积项，从而减小了阵列的规模。
一．PLA的基本结构 二．PLA的应用
复习回顾 PLD器件基本结构
PLD基本结构大致相同，根据与或阵列是否可编程分为三类： 1．与阵列固定、或阵列编程：PROM 2．与或阵列全编程：PLA
3．与阵列编程、或阵列固定：PAL、GAL和HDPLD
复习回顾
• 1）70年代，PROM、PLA、PAL • 2）80年代初，GAL • 3）80年代后期，CPLD、EPLD、FPGA • 4）90年代后，SOPC
③PROM实现的逻辑函数采用最小项表达式来描述；而用 PLA实现逻辑函数时，运用简化后的最简与或式，即由与阵列构 成乘积项，根据逻辑函数由或阵列实现相应乘积项的或运算。
④在PLA中，对多输入、多输出的逻辑函数可以利用公共的 与项，因而，提高了阵列的利用率。
小结
在例1中PLA仅用了七个乘积项，比PROM（16 项）全译码少用9个，实现的逻辑功能是一样的。从 而降低了芯片的面积，提高了芯片的利用率，所以 它来实现多输入、多输出的复杂逻辑函数较PROM 有优越之处。

数字电子技术基础答案第1章自测题 1.1填空题1. 100011.11 00110101.01110101 11110.01 1E.42. 43. n 24. 逻辑代数 卡诺图5.)(D C B A F )(D C B A F +='6.))((C B D C B A F7. 代数法 卡诺图8. 1 1.2判断题1. √2.√3. × 1.3选择题 1.B 2.C 3.C1.4 A F =1⊙B AB F 2 B A F +=3 1.51.6 C L =1.7 AB C B A BC Y 习题1.1 当000012 A A A ,7A 到3A 有1个不为0时，就可以被十进制8整除 1.2 (a)AC BC AB F ++=1 （b ）B A AB F +=2(c)C B A S ⊕⊕= AC BC AB C 0 1.3略1.4 (1) ）（B A D C F )(1 ))((1B A D C F ++='(2) ）（B A B A F )(2 ))((2B A B A F ++='(3) E D C B A F 3 DE C AB F ='3(4) )()(4D A B A C E A F ）（))()((4D A C AB E A F +++='1.5 C B A F ⊕⊕=1.6 (1) B A C B C A L (2) D B C B D C A L (3) AD L (4) E ABCD L (5) 0 L 1.7 C B A BC A C AB ABC C B A L ),,( 1.8(1) ABD D A C F 1 (2) BC AB AC F 2(3) C A B A B A F 3 (有多个答案) (4) C B D C AB C A CD F +++=4 (5) C B A ABD C B A D B A F 5 (6) 16 F 1.9 (1) AD D C B B A F 1 (2) B A AC F 2(3) D A D B C B F 3 (4) B C F 4 1.10 (1) C A B F 1 (2) B C F 2(3) D A B C F 3 (4) C B A D B D C F 4 1.11 C A B A D F1.12 (1) D B A D C A D C B F 1（多种答案） (2) C B BCD D C D B F 2 (3) C B C A D C F 3 (4) A B F 4 (5) BD D B F 5 (6) C B D A D C A F 6（多种答案） (7) C A D B F 7（多种答案） (8) BC D B F 8（多种答案） (9) B D C F 9 1.13 略第2章自测题 2.1 判断题1. √2. √3. ×4. √5. √6. √7. ×8. √9. × 10√ 2.2 选择题1．A B 2．C D 3．A 4．B 5．B 6．A B D 7．C 8．A C D 9．A C D 10.B 习题2.1解：ABC Y =12.2解：(a)mA 234.0503.012=-=-=C CES CC BS R U V I βBS mA 1.0537.06I I B <=-=∴三极管处于放大状态，)V (711.05012=⨯⨯-=-=C B CC O R I V u β。

第7章 数字系统设计实例
7.2 音 乐 发 生 器
本设计利用可编程逻辑器件配以一个小扬声器设 计了一个音乐发生器，其结构如图7-4所示。本例产生 的音乐选自“梁祝”片段。
第7章 数字系统设计实例
4 MHz
预置计数器
二分频
扬声器
初始计数值 4 Hz
音名译
数码管
乐谱产生器
图7-4 音乐产生器原理框图
第7章 数字系统设计实例
从这种实现方法的特点可以看出，由于分频器的 分频值在不断改变，因此分频后得到的信号抖动较大。 当分频系数为N-0.5(N为整数)时，可控制扣除脉冲 的时间，使输出为一个稳定的脉冲频率，而不是一次N 分频，一次N-1分频。
第7章 数字系统设计实例
7.1.2 电路组成 设需要设计一个分频系数为N-0.5的分频器，其电
第7章 数字系统设计实例
BEGIN
clk<=inclk XOR divide2; --inclk与divide2异或后作为模N计数器的时钟 outclk1<=inclk; PROCESS(clk)
BEGIN
IF(clk'event AND clk='1') THEN IF(count="0000") THEN
路可由一个模N计数器、一个二分频器和一个异或门组
成，如图7-1所示。 在实现时，模N计数器可设计成带预置的计数器， 这样就可以实现任意分频系数为N-0.5的分频器。
第7章 数字系统设计实例
f0
异或门
模 N计 数 器
f0/(N－ 0.5)
二分频器
f0/(2N－ 1)
图7-1 通用半整数分频器
第7章 数字系统设计实例