主存储器部件组成
(1)主存储器的两个重要技术指标
◎读写速度：常常用存储周期来度量，存储周期是连续启动两次独立的存储器操作(如读操作)所必需的时间间隔。
◎存储容量：通常用构成存储器的字节数或字数来计量。
(2)主存储器与CPU及外围设备的连接
是通过地址总线、数据总线、控制总线进行连接，见下图
主存储器与CPU的连接
◎地址总线用于选择主存储器的一个存储单元，若地址总线的位数k，则最大可寻址空间为2k。如k=20,可访问1MB的存储单元。
◎数据总线用于在计算机各功能部件之间传送数据。
◎控制总线用于指明总线的工作周期和本次输入/输出完成的时刻。
(3)主存储器分类
◎按信息保存的长短分：ROM与RAM
◎按生产工艺分：静态存储器与动态存储器
静态存储器(SRAM)：读写速度快，生产成本高，多用于容量较小的高速缓冲存储器。
动态存储器(DRAM)：读写速度较慢，集成度高，生产成本低，多用于容量较大的主存储器。
静态存储器与动态存储器主要性能比较如下表：
静态和动态存储器芯片特性比较
SRAM DRAM
存储信息触发器电容
破坏性读出非是
需要刷新不要需要
送行列地址同时送分两次送
运行速度快慢
集成度低高
发热量大小
存储成本高低
动态存储器的定期刷新：在不进行读写操作时，DRAM 存储器的各单元处于断电状态，由于漏电的存在，保存在电容CS 上的电荷会慢慢地漏掉，为此必须定时予以补充，称为刷新操作。
实验报告 、实验名称 运算器实验—算术逻辑运算实验 、实验目的 1、了解运算器的组成原理。 2、掌握运算器的工作原理。 3、掌握简单运算器的数据传送通路。 4、验证运算功能发生器( 74LS181)的组合功能 三、实验设备 TDN-CM++ 计算机组成原理教学实验系统一套，导线若干四、实验原理 实验中所用的运算器数据通路如图1-1 所示。其中两片74LSl81以串行方式构成8 位字长的ALU，ALU 的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-R 控制，控制运算器运算的结果能否送往总线，低电平有效。为实现双操作数的运算，ALU 的两个数据输入端分别由二个锁存器DR1、DR2 (由74LS273实现)锁存数据。要将数据总线上的数据锁存到DRl、DR2 中，锁存器的控制端LDDR1 和DDR2必须为高电平，同时由T4 脉冲到来。 数据开关“( INPUT DEVICE")用来给出参与运算的数据，经过三态 (74LS245) 后送入数据总线，三态门由SW—B控制，低电平有效。数据显示灯“( BUS UNIT") 已和数据总线相连，用来显示数据总线上的内容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4 为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT ”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“ STATE UNIT ”的微动开关KK2 的输入端，按动微动开关，即可获得实验所需的单脉冲。 ALU 运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、 LDDR2 、ALU-B 、SW-B均由“ SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU —B、SW 一 B 为低电平有效LDDR1 、LDDR2 为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
（1）通常所说的微型机主机是指 A）CPU和内存B）CPU和硬盘 C）CPU、内存和硬盘D）CPU、内存与CD-RO M 【解析】内存又称为主存。CPU与内存合在一起一般称为主机。 （2）一个完整计算机系统的组成部分应该是 A）主机、键盘和显示器B）系统软件和应用软件 C）主机和它的外部设备D）硬件系统和软件系统 【解析】计算机系统由硬件（Hardware）和软件（Software）两大部分组成。硬件是指物理上存在的各种设备，软件是指运行在计算机硬件上的程序、运行程序所需的数据和相关文档的总称。 （3）以下表示随机存储器的是 A）RAM B）ROM C）FLOPPY D）CD-ROM 【解析】内存分为随机存储器（RAM）和只读存储器（ROM）。 （4）ROM中的信息是 A）由生产厂家预先写入的B）在安装系统时写入的 C）根据用户需求不同，由用户随时写入的 D）由程序临时存入的 【解析】只读存储器是只能读出而不能随意写入信息的存储器。ROM中的内容是由厂家制造时用特殊方法写入的，或者要利用特殊的写入器才能写入。当计算机断电后，ROM中的信息不会丢失。 （5）计算机的主存储器是指（……） A）RAM和磁盘…B）ROM…C）ROM和RAM….D）硬盘和控制器 【解析】主存储器由随机存储器RAM和只读存储器ROM组成，其中最主要的成分为RAM。（6）计算机内存储器是（……） A）按二进制编址….B）按字节编址… C）按字长编址…D）根据微处理器型号不同而编址 （7）DVD-ROM 属于 A）大容量可读可写外存储器B）大容量只读外部存储器 C）CPU可直接存取的存储器D）只读内存储器 【解析】DVD-ROM（只读型DVD）属于计算机数据存储只读光盘，用途类似CD-ROM。CD-ROM 的意思是"高密度光盘只读存储器"，简称只读光盘。只读光盘只能读出信息，不能写入信息。 （8）下列关于CD-R光盘的描述中，错误的是 A）只能写入一次，可以反复读出的一次性写入光盘 B）可多次擦除型光盘 C）以用来存储大量用户数据的一次性写入的光盘 D）CD-R是Compact Disc Recordable的缩写 【解析】CD-R是只能一次写入资料，可以反复读出的一次性写入光盘的只读光盘。 （9）在CD光盘上标记有CD-RW字样，此标记表明这光盘 A）只能写入一次，可以反复读出的一次性写入光盘
计算机组成原理课程实验报告 9.3 运算器组成实验 姓名：曾国江 学号： 系别：计算机工程学院 班级：网络工程1班 指导老师： 完成时间： 评语： 得分：
9.3运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 ALU-BUS# DBUS7 DBUS0 Cn# C 三态门（244） 三态门（244）ALU（181） ALU（181） S3S2S1S0M A7A6A5A4F7F6F5F4 F3F2F1F0B3B2B1B0 Cn+4 Cn Cn Cn+4 LDDR2T2 T2 LDDR1LDRi T3 SW-BUS# DR1（273） DR2（273） 双端口通用寄存器堆RF （ispLSI1016） RD1RD0RS1RS0WR1WR0 数据开关(SW7-SW0)数据显示灯 A3A2A1A0B7B6B5B4 图3.1 运算器实验电路 LDRi T3A B 三态门 R S -B U S # 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。 DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU的A输入端口，DR2接ALU的B输入端口。ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD 按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1、按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运 算器模块内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号
第1章计算机系统概论 5. ?诺依曼计算机的特点是什么？ 解：?诺依曼计算机的特点是：P8 (1)计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； (2)指令和数据以同同等地位存放于存储器，并可以按地址访问； (3)指令和数据均用二进制表示； (4)指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码 用来表示操作数在存储器中的位置； (5)指令在存储器中顺序存放，通常自动顺序取出执行； (6)机器以运算器为中心（原始?诺依曼机）。 7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：课本P9-10 (1)主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 (2)CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早 期的运算器和控制器不在同一芯片上，现在的CPU除含有运算器和控制器外还集成了Cache）。 (3)主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作 存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 (4)存储单元：可存放一个机器字并具有特定存储地址的存储单位。 (5)存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位， 又叫存储基元或存储元，不能单独存取。 (6)存储字：一个存储单元所存二进制代码的逻辑单位。 (7)存储字长：一个存储单元所存储的二进制代码的总位数。 (8)存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 (9)机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位 数有关。 (10)指令字长：机器指令中二进制代码的总位数。 8. 解释下列英文缩写的中文含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、
计算机组成原理实验报告 一、实验1 Quartus Ⅱ的使用 一．实验目的 掌握Quartus Ⅱ的基本使用方法。 了解74138（3：8）译码器、74244、74273的功能。 利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。 二．实验任务 熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。 新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。 三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图 74244的原理图与仿真图
1. 4.74273的原理图与仿真图、
实验2 运算器组成实验 一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.验证4位运算器（74181）的组合功能。 4.按给定数据，完成几种指定的算术和逻辑运算。 二、实验电路 附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。 图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nC0，nALU-BUS，nSW-BUS均为低电平有效。 三、实验任务 按所示实验电路，输入原理图，建立.bdf文件。 四.实验原理图及仿真图 给DR1存入01010101，给DR2存入10101010，然后利用ALU的直通功能，检查DR1、
计算机组成原理试卷 及答案
计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（ B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０
Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是 （C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。
存储器是计算机的主要组成部件，它主要是用来存储信息的。存储器的类型有很多，按存储介质分为半导体存储器、磁存储器和光存储器。半导体存储器芯片内包含大量的存储单元，每个存储单元都有唯一的地址代码加以区分，并能存储一位二进制信息。本章只讨论半导体存储器。 一、存储器的分类： 1.按工作方式不同：分为随机存储器（RAM）和只读存储器（ROM）两大类。 2.按制造工艺不同：RAM、ROM又可分为双极型半导体存储器和单极型MOS存储器。 MOS型RAM又可分为静态RAM和动态RAM两种。RAM中任何存储单元的内容均能被随机存取。它的特点是存取速度快，一般用作计算机的主存。 ROM中的内容是在专门的条件下写入的，信息一旦写入就不能或不易修改。根据信息的写入方式不同，ROM可以分为掩膜ROM、可编程ROM（PROM）、可擦除可编程ROM（EPROM）和电可擦除可编程ROM（E2PROM）四种。在正常工作时，信息只能读出不能写入，通常用于存放固定信息。 掩膜ROM中的内容是在出厂前已写好的,用户不能
改写；PROM可由用户以专用设备将信息写入一次，写后不能改变；EPROM可由用户以专用设备将信息写入，然后用紫外线照射擦除信息；E2PROM采用电气方法擦除信息。 半导体存储器的分类情况如图5-1所示。 二、随机存取存储器(RAM) RAM既可向指定单元写入信息又可从指定单元读出信息,且读写时间与信息所处位置无关。RAM根据制造工艺的不同可分为双极型RAM和MOS型RAM，双极型RAM较MOS型RAM来说，速度高、功耗大、集成度低。在断电后，RAM中信息将消失。 1.随机存取存储器（RAM）的结构 RAM的一般结构形式包括存储矩阵、地址译码器和读写控制器三部分，并通过数据输入/输出线，地址
实验二 运算器组成实验 1．算术逻辑运算实验 一．实验目的 1． 了解简单运算器的数据传输通路。 2． 验证运算功能发生器的组合功能。 3． 掌握算术逻辑运算加、减、与的工作原理。 4． 验证实验台运算的8位加、减、与、直通功能。 5． 按给定数据，完成几种指定的算术和逻辑运算。 二．实验内容 1．实验原理 算术逻辑单元ALU 的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL 硬件描述语言编辑而成，构成8位字长的ALU 。参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER 产生，计数时钟是Sclk （图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N 为低位的进位位；F[7..0]为输出结果，C O 为运算后的输出进位位。两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU 功能如表2-1所示。 表2-1 ALU181的运算功能 选择端 高电平作用数据 S3 S2 S1 S0 M=H M=L 算术操作 逻辑功能 Cn=L （无进位） Cn=H （有进位） 0 0 0 0 A F = A F = 1加A F = 0 0 0 1 B A F += B A F += )(B A F +=加1 0 0 1 0 B A F = B A F += B A F +=+1 0 0 1 1 0=F =F 减1（2的补码） 0=F 0 1 0 0 AB F = B A A F 加= B A A F 加=加1 0 1 0 1 B F = )(B A F +=加B A )(B A F +=加B A +1 0 1 1 0 B A F ⊕= B A F 减= 1减减B A F = 0 1 1 1 B A F = B A F += 1)(减B A F += 1 0 0 0 B A F += AB A F 加= AB A F 加=加1 1 0 0 1 B A F ⊕= B A F 加= B A F 加=加1 1 0 1 0 B F = AB B A F ）加（+= AB B A F 加)(+=加1 1 0 1 1 AB F = AB F = 1减AB F = 1 1 0 0 1=F A A F 加=* 1加加A A F = 1 1 0 1 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 0 B A F += A B A F ）加（+= A B A F ）加（+=加1 1 1 1 1 A F = A F = 1减A F = 注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加 注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。 三．实验步骤 （1）设计ALU 元件 在Quartus II 环境下，用文本输入编辑器Text Editor 输入ALU181.VHD 算术逻辑单元文件，编译VHDL 文件，并将ALU181.VHD 文件制作成一个可调用的原理图元件。 （2）以原理图方式建立顶层文件工程
计算机组成原理实验一 运算器实验 一、实验目的： 1、掌握简单运算器的数据传输方式。 2、验证运算功能发生器（74LS181）及进位控制的组合功能。 二、实验要求： 完成不带进位及带进位算数运算实验、逻辑运算实验，了解算数逻辑运算单元的运用。 三、实验原理： 74LS181是4位算术逻辑运算器，用两个74LS181并联可以实
现8位运算，为了实现双操作的运算，ALU 的输入端分别由两个锁存器DR1，DR2锁存数据。数据显示灯和数据总线相连接，用来显示数据总线上的内容。由于实验电路中的时序信号均已连接至W ／ＲＵＩＴ相应的时序信号引出端，只要微动开关，即可获得实验所需的单脉冲。 四、 实验连接： 1.八位运算器控制信号连接： S3，S2，S1，S0，M ，/CN ，LDDR1，LDDR2，LDCZY ，/SW-B ，/ALU-B ，Cn+4 Cn+4I 2.完成连接并检查无误后接通电源。 五、实验仪器状态设定： 在闪动的“P.”状态下按动“增址”命令键，使LED 显示器自左向右第一位显示提示符“H ”，表示本装置已进入手动单元实验状态。 五、 实验项目： （一）算数运算实验 拨动二进制数据开关向DR1和DR2寄存器置数（灯亮为1，灯灭为0）。 步骤如下: [CBA=001] [LDDR1=1] [LDDR1=0] [LDDR2=0] [LDDR2=1] 数据开关 （01100101） 三态门 寄存器DR1 （01100101） 数据开关 （10100111） 寄存器DR2 （10100111）
[“按STEP”] [“按STEP”] 然后检查数据： 1.关闭数据输入三态门（CBA=000） 2.打开ALU输出三态门（CBA=010） 3.当置S3，S2，S1，S0，M为11111时，总线指示灯显示DR1中的数 4.当置S3，S2，S1，S0，M为10101时，总线指示灯显示DR2中的数 算数运算（不带进位）实验： 置CBA=010，S3，S2，S1，S0，M，/CN为100101，LDCZY=0，则数据总线指示灯显示00001100（0CH） （二）进位控制实验 （1）进位标志清零 CBA＝000 置S3，S2，S1，S0，M为00000 置/CN为0，LDCZY为1 按STEP （2）向DR1和DR2置数（同上） （3）验证进位运算及进位锁存功能，使/CN=1,LDCZY=1,来进行算数运算。 给定DR1=65，DR2=A7，改变运算器功能（逻辑或非运算方法见逻辑运算实验），得到运算器输出记录如下： DR1 DR2 S3 S2 S1 S0 M=0 (算数运算) M=1 （逻辑运算）CN=1 无进位 CN=0 有进位 65 A7 0000 F=（65）F=（66）F=（9A） 0001 F=（E7）F=（E8）F=（18） 0010 F=（7D）F=（7E）F=（82） 0011 F=（FF）F=（0）F=（0） 0100 F=（A5）F=（A6）F=（82） 0101 F=（27）F=（B8）F=（58） 0110 F=（BD）F=（-42）F=（C2） 0111 F=（3F）F=（40）F=（40） 1000 F=（8A）F=（E3）F=（BF） 1001 F=（C）F=（10D）F=（3D） 1010 F=（A2）F=（BE）F=（A7） 1011 F=（25）F=（7D）F=（7D） 1100 F=（CA）F=（CB）F=（1） 1101 F=（4C）F=（DD）F=（7D） 1110 F=（E2）F=（E3）F=（77） 1111 F=（64）F=（65）F=（65）
主存储器存储单元的地址和内容 存储系统由主存储器(也称为内存储器)和辅助存储器(也称为外存储器)组成，存储器是用来存放程序和数据的装置。 主存储器(简称主存)的基本存储单元是位，它能容纳一个二进制的0和1。整个主存由许多存储位构成，这些存储位每8位组合成一个字节，每相邻的2 个字节组成一个字，相邻的两个字组成一个双字。为了区别这些不同的字节(或字)存储单元，每一单元都被指定一个编号，称为此单元的物理地址(简称PA)。PC机的主存是按8位字节编址的，即以字节作为最小单位。假定主存容量为1M 字节，则它的最低地址为00000H，最高地址为0FFFFFH。 主存储器的读取规则：“高高低低”规则，即高地址对应高字节，低地址对应低字节。 【例 1.5.6】图为主存部分单元状态，试从中读取数据 [解:] 如上图所示，字节单元(00000)的内容为 12H ，字单元(00000)的内容为(00001，00000) = 9812H，字单元(00001)的内容为(00002，00001) = 0AC98H。 注意：如果16进制数的第一个为字符A～F，需在此16进制数前加一数字0，以便与其它同名的变量名及寄存器名相区别。
2、物理地址的形成 8086/8088 CPU的地址线有20根，直接寻址220=1MB。而 8086/8088 CPU的字长为16位，直接寻址216=64KB，无法寻址1MB。为此，8086/8088采用了存储器地址分段的方法。 将整个存储器分成许多逻辑段，每个逻辑段的容量最多为64KB，允许它们在整个存储器空间浮动，各个逻辑段可以紧密相连，也可以重叠。对于任何1 个物理地址来说，可以唯一地被包含在1个逻辑段中，也可以被包含在多个相互重叠的逻辑段中，只要能得到它所在段的首地址和段内的相对地址，就可以对它进行访问。在 8086/8088存储空间中，从0地址开始，把每16个连续字节的存储空间称为小节。为了简化操作，逻辑段必须从任一小节的首地址开始。这样划分的特点是：在16进制表示的地址中，最低位为0(即20位地址中的低4位为0)。在1MB的地址空间中，共有64KB小节。 综上所述，分段的原则如下： (1) 每个段的最大长度为64KB； (2) 段的首地址能被16整除。 8086/8088中，每一个存储单元都有一个唯一的20位地址，称此地址为该存储单元的物理地址。CPU访问存储器时，必须先确定所要访问的存储单元地址才能取得该单元的内容。20位的物理地址由16位的段地址和16位的段内偏移地址计算得到。段地址是每一逻辑段的起始地址，必须是每个小节中的首地址，其低4位一定是0，于是在保留段地址时，可以只取段地址的高16位。偏移地址则是在段内相对于段起始地址的偏移值。因此任一存储单元物理地址的计算方法如下： 物理地址 = 16 D× 段地址 + 段内偏移地址 在微型计算机中，设有4个存放段地址的寄存器，称为段寄存器。它们是代码段寄存器CS，数据段寄存器DS，附加段寄存器ES，堆栈段寄存器SS。
CPU主要由运算器与控制器组成，下列说法中正确的是（） A、运算器主要负责分析指令，并根据指令要求作相应的运算 B、运算器主要完成对数据的运算，包括算术运算和逻辑运算 C、控制器主要负责分析指令，并根据指令要求作相应的运算 D、控制器直接控制计算机系统的输入与输出操作 2、下列叙述正确的是（） A、计算机病毒只能传染给可执行文件 B、计算机软件是指存储在软盘中的程序 C、计算机每次启动的过程之所以相同，是因为RAM中的所有信息在关机后不会丢失 D、硬盘虽然装在主机箱内，但它属于外存 3、一个字长的二进制位数是（） A、8 B、16 C、32 D、随计算机系统而不同的 4、下列叙述中正确的是（） A、将数字信号变换成便于在模拟通信线路中传输的信号称为调制 B、以原封不动的形式将来自终端的信息送入通信线路称为调制解调 C、在计算机网络中，一种传输介质不能传送多路信号 D、在计算机局域中，只能共享软件资源，而不能共享硬件资源 5、使用超大规模集成电路制造的计算机应该归属于（） A、第一代 B、第二代 C、第三代 D、第四代 6、一片存储容量是1.44MB的软盘，可以存储大约140万个（） A、ASCII字符 B、中文字符 C、磁盘文件 D、子目录 7、磁盘处于写保护状态，那么磁盘中的数据（） A、不能读出，不能删改，也不能写入新数据 B、可以读出，不能删改，也不能写入新数据 C、可以读出，可以删改，但不能写入新数据 D、可以读出，不能删改，但可以写入新数据 8、CD-ROM属于（） A、感觉媒体 B、表示媒体 C、表现媒体 D、存储媒体 9、在因特网（Internet）中，电子公告板的缩写是（） A、FTP B、WWW C、BBS D、E-mail 10、Windows中，将一个应用程序窗口最小化之后，该应用程序（） A、仍在后台运行 B、暂时停止运行 C、完全停止运行 D、出错 11、CPU处理的数据基本单位为字，一个字的字长（） A、为8个二进制位 B、为16个二进制位 C、为32个二进制位 D、与CPU芯片的型号有关 12、打印当前屏幕内容应使用的控制键是（） A、Scroll-Lock B、Num-Lock C、Pgdn D、PrtSc(Print Scorccn) 13、3.5英寸软盘片的一个角上有一个滑动块，若移动该滑动块露出一个小孔，则该软盘（） A、不能读但能写 B、不能读出不能写 C、只能读不能写 D、能读写 14、控制键^C的功能为（） A、终止当前操作 B、系统复位 C、暂停标准输出设备的输出 D、结束命令行 15、按通信距离划分，计算机网络可以分为局域网和广域网。下列网络中属于局域网的是（） A、Internet B、CERNET C、Novell D、CHINANET 16、多媒体计算机系统的两大组成部分是（）
实验一运算器组成实验 一、实验目的 1．熟悉双端口通用寄存器堆的读写操作。 2．熟悉简单运算器的数据传送通路。 3．验证运算器74LS181的算术逻辑功能。 4．按给定数据，完成指定的算术、逻辑运算。 二、实验电路 S3 S2 S1 S0 M 图3.1 运算器实验电路 图3.1示出了本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。 RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、
B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU 的A输入端口，DR2接ALU的B输入端口。ALU(U31、U35)由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。 实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。另有一个指示灯C显示运算器进位标志信号状态。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。实验中进行单拍操作，每次只产生一组T1、T2、T3、T4时序脉冲，需将实验台上的DP、DB开关进行正确设置。将DP开关置1，DB开关置0，每按一次QD按钮，则顺序产生T1、T2、T3、T4一组单脉冲。 三、实验设备 1.TEC-5计算机组成实验系统1台 2.逻辑测试笔一支（在TEC-5实验台上） 3.双踪示波器一台（公用） 4.万用表一只（公用） 四、实验任务 1.按图3.1所示，将运算器模块与实验台操作板上的线路进行连接。由于运算器模块 内部的连线已由印制板连好，故接线任务仅仅是完成数据开关、控制信号模拟开 关、与运算器模块的外部连线。注意：为了建立清楚的整机概念，培养严谨的科 研能力，手工连线是绝对必要的。 2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数。然后读出R0—R3 的内容，在数据总线DBUS上显示出来。 3.验证ALU的正逻辑算术、逻辑运算功能。 令DR1=55H，DR2=0AAH，Cn#=1。在M=0和M=1两种情况下，令S3—S0的值从0000B变到1111B，列表表示出实验结果。实验结果包含进位C，进位C由指示灯显示。 注意：进位C是运算器ALU最高位进位Cn+4#的反，即有进位为1，无进位为0。 五、实验要求 1.做好实验预习，掌握运算器的数据传输通路及其功能特性，并熟悉本实验中所用 的模拟开关的作用和使用方法。 2.写出实验报告，内容是： (1)实验目的。 (2)按实验任务3的要求，列表表示出实验结果。 (3)按实验任务4的要求，在表中填写各控制信号模拟开关值，以及运算结果值。 六、实验步骤和实验结果 （1）实验任务2 的实验步骤和结果如下：（假定令R0=34H，R1=21H，R2=52H，R3=65H）1．置DP=1，DB=0，编程开关拨到正常位置。
一.实验目的及要求 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 二.实验模块及实验原理 本实验的原理如图1-1-1所示。 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，
多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片CPLD 中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4 的矩阵（系统中是一个8X8 的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4 位矩阵中使用‘右1 ’和‘左3 ’对角线来实现右循环1 位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0 填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。 运算器部件由一片CPLD 实现。ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。图中除T4和CLR ，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR 都连接至CON单元的CLR 按钮。T4由时序单元的TS4 提供（时序单元的介绍见附录二），其余控制信号均由CON单元的二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。 暂存器A 和暂存器B 的数据能在LED 灯上实时显示，原理如图1-1-3所示（以A0为例，其它相同）。进位标志FC、零标志FZ和数据总线D7 0 显示原理也是如此。 ALU和外围电路的连接如图1-1-4所示，图中的小方框代表排针座。 运算器的逻辑功能表如表1-1-1所示，其中S3 S2 S1 S0 CN 为控制信号，FC为进位标志，FZ为运算器零标志，表中功能栏内的FC、FZ表示当前运算会影响到该标志。
第四章主存储器习题 一、选择题：将正确的答案序号填在横线上 1.存储器是计算机系统的记忆设备，它主要用来存放。 A.数据B．程序C．微程序D．程序和数据 2.若存储器的存储周期250ns，每次读出16 位，则该存储器的数据传送率为_ _。 A. 4×106B/秒B．4MB/秒 C．8×106B/秒D．8Mb/ 秒 3．按字节编址的存储器中，每个编址单元中存放信息。 A.1位B．8 位C．16 位D．64 位 4．和外存储器相比，内存储器的特点是。 A. 容量大、速度快、成本低B．容量大、速度慢、成本高 C．容量小、速度快、成本高D．容量小、速度快、成本低 5．下列存储器中，属于非易失性存储器的是。 A．RAM B．静态存储器 C．动态存储器D．ROM 6．下列部件中存取速度最快的是。 A.寄存器B．Cache C．内存D．外存 7.EPROM 是指。 A.读写存储器B．紫外线擦除可编程只读存储器C．闪速存储器D．电擦除可编程只读存储器 8.若某单片机的系统程序不允许用户在执行时改变，则可以选用作为存储芯片。 A．SRAM B． Cache C． EEPROM D．辅助存储器 9.存储周期是指。 A．存储器的读出时间 B.存储器进行连续写操作所允许的最短时间间隔 C．存储器的写入时间 D．存储器进行连续读或写操作所允许的最短时间间隔 10.设某静态RAM 芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数及这种芯片的片内地址线的数目分别是_。 A．4 片，13 根B．4 片，12 根 C．6 片，11 根D．4 片，16 根 11.若SRAM 中有 4K 个存储单元，采用双译码方式时要求译码输出线为_ _根。 A. 4096 B．64 C．128 D．1024 12.半导体静态存储器SRAM 能够存储信息是。 A．依靠双稳态电路B．依靠定时刷新 C.依靠读后再生D．信息不再变化 13．Cache 是指。 A．高速缓冲存储器 B. 主存 C．ROM D. 外部存储器 14.磁盘按盘片的组成材料分为软盘和。 A．磁带 B. 硬盘 C．磁鼓 D. 磁泡 15.磁表面存储器是以作为记录信息的载体。 A．塑料介质 B. 磁介质 C．材料 D. 磁头
计算机组成原理第八章 定点运算器的组成和结构 1. 算术逻辑单元（简称ALU） ?针对每一种算术运算，都必须有一个相对应的基本硬件配置，其核心部件是加法器和寄存器。当需完成逻辑运算时，势必需要配置相应的逻辑电路，而ALU电路是既能完成算术运算又能完成逻辑运算的部件。 一、ALU电路 下图是ALU框图。图中A i和B i为输入变量；K i为控制信号，K i的不同取值可决定该电路作哪一种算术运算或哪一种逻辑运算；F i是输出函数。 现在ALU电路已制成集成电路芯片，如74181是能完成四位二进制代码的算逻运算部件ALU是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。 二、快速进位链 随着操作数位数的增加，电路中进位的速度对运算时间的影响也越大，为了提高运算速度，本节将通过对进位过程的分析设计快速进位链 引例：简单串行级联的4位全加器如下图所示：
将4个全加器相连可得4位加法器（图2.7),但其加法时间长。这是因为其位间进位是串行传送的。本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐位传送的路径，才能提高加法器工作速度。解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。我们称这种加法器为超前进位加法器。根据各位进位的形成条件，可分别写出Ci的逻辑表达式： C1=X1Y1+(X1+Y1)C0=G1+P1C0 其中: Gi=Xi·Yi 称为进位产生函数 Pi=Xi+Yi 称为进位传递函数 Gi的意义是：当XiYi 均为“1”时定会产生向高位的进位 Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入,则本位也将向高位传送进位。写成通用式为： C1=G1+P1C0C2=G2+P2C1=G2+P2(G1+P1C0)= G2+P2G1+P2P1C0 C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0 当全加器的输入均取反码时，它的输出也均取反码。（应用反演律采用与非、或非、与或非表示）将上式改写成如下： 根据上式可画得“超前进位产生电路”及四位超前进位加法器的逻辑图如下图2.8。
概念复习 一．选择题1 1．计算机系统中的存贮器系统是指______。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 2．某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。 A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31 3．算术/ 逻辑运算单元74181ALU可完成______。 A 16种算术运算功能 B 16种逻辑运算功能 C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能 4．存储单元是指______。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 5．相联存贮器是按______进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式6．变址寻址方式中，操作数的有效地址等于______。 A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 7．以下叙述中正确描述的句子是：______。 A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作 8．计算机使用总线结构的主要优点是便于实现积木化，同时______。 A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了CPU的工作量 选择题2 1.冯·诺依曼机工作的基本方式的特点是______。 A 多指令流单数据流 B 按地址访问并顺序执行指令
掌握运算器的组成及工 作原理 Company Document number：WTUT-WT88Y-W8BBGB-
实验一运算器实验 一、实验目的： 1．掌握运算器的组成及工作原理； 2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程； 3．验证带进位控制的74LS181的功能。 二、预习要求： １复习本次实验所用的各种数字集成电路的性能及工作原理； ２预习实验步骤，了解实验中要求的注意之处。 三、实验设备： EL-JY-II型计算机组成原理实验系统一套，排线若干。 四、电路组成： 本模块由算术逻辑单元ALU 74LS181（U29、U30）、暂存器74LS273（U27、U28）、三态门74LS244（U31）和进位控制电路GAL芯片（U32）等组成。电路图见图1-1(a)、1-1(b)。 B7 B0 图1-1（a）ALU电路
图1-1（b）GAL芯片进位控制电路 算术逻辑单元ALU是由两片74LS181构成。74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。高电平工作方式74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。 两片74LS273构成两个八位数据暂存器，运算器的输出采用三态门74LS244。它们的管脚分配和引出端功能符号详见图1-3和图1-4。 图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号 74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与” 选择 M=1 逻辑操作 M=0 算术操作 S3 S2 S1 S0 Cn=1（无进 位） Cn=0（有进位） 0 0 0 0 F=/A F=A F=A加1 0 0 0 1 F=/(A+B) F=A+B F=(A+B)加1 0 0 1 0 F=/A*B F=A+/B F=(A+/B)加1 0 0 1 1 F=0 F=减1(2的补)F=0 0 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加1 0 1 0 1 F=/B F=(A+B)加 A*/B F=(A+B)加A*/B加 1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B 0 1 1 1 F=A*/B F=A*/B减1 F=A*/B 1 0 0 0 F=/A+B F=A加A*B F=A加A *B加1