第12章 触发器与时序逻辑电路

第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。

2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。

3．用来累计和寄存输入脉冲个数的电路称为。

4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。

、5．、寄存器的作用是用于、、数码指令等信息。

6．按计数过程中数值的增减来分，可将计数器分为为、和三种。

二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。

A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。

2．下列电路不属于时序逻辑电路的是。

A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。

3．下列逻辑电路不具有记忆功能的是。

A、译码器；B、RS触发器；C、寄存器；D、计数器。

4．时序逻辑电路特点中，下列叙述正确的是。

A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。

5．具有记忆功能的逻辑电路是。

A、加法器；B、显示器；C、译码器；D、计数器。

6．数码寄存器采用的输入输出方式为。

A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。

三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。

( )2．构成计数电路的器件必须有记忆能力。

( )3．移位寄存器只能串行输出。

( )4．移位寄存器就是数码寄存器，它们没有区别。

( )5．同步时序电路的工作速度高于异步时序电路。

( )6．移位寄存器有接收、暂存、清除和数码移位等作用。

（）思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。

时序逻辑电路具有记忆功能。

2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。

（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。

（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。

计数器、寄存器都属于时序逻辑电路。

3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。

二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。

（2）计数器的组成：由触发器和门电路组成。

2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。

3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。

3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。

4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。

在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。

时序逻辑电路的功能时序逻辑电路是数字电子电路中一种重要的电路类型，它的功能主要用于处理和控制时序信号。

时序信号是指按照一定的时间顺序变化的信号，如时钟信号、计数信号等。

时序逻辑电路能够对这些时序信号进行处理和控制，实现各种复杂的功能。

时序逻辑电路主要由触发器、计数器、移位寄存器等组成，通过这些元件的组合和连接，可以实现各种不同的功能需求。

下面将介绍几种常见的时序逻辑电路及其功能。

1. 时钟发生器时钟发生器是时序逻辑电路中最基本的电路之一。

它的功能是产生稳定的时钟信号，用于同步整个数字系统中的各个部件。

时钟信号的频率和占空比可以通过时钟发生器进行调节，以满足不同的应用需求。

2. 触发器触发器是一种存储器件，它的功能是在时钟信号的作用下，根据输入信号的变化产生相应的输出信号。

触发器有多种类型，如D触发器、JK触发器、T触发器等。

它们可以用于存储和传输数据，实现数据的暂存和延迟等功能。

3. 计数器计数器是一种能够对输入的时序信号进行计数操作的电路。

它的功能是将输入的时序信号进行计数，并输出相应的计数值。

计数器可以实现简单的计数功能，也可以根据特定的计数模式，实现复杂的计数功能，如循环计数、递减计数等。

4. 移位寄存器移位寄存器是一种具有移位功能的存储器件。

它的功能是将输入信号按照一定的规律进行移位操作，并输出相应的移位结果。

移位寄存器可以实现数据的串行输入和串行输出，还可以实现数据的并行输入和并行输出，广泛应用于数据通信和数字信号处理等领域。

5. 状态机状态机是一种能够根据输入信号的变化，自动改变状态和执行相应操作的电路。

它的功能是根据特定的状态转移规则，实现复杂的控制逻辑。

状态机可以分为Moore型和Mealy型，它们在输出信号的计算方式上有所不同，但都能实现复杂的状态和控制逻辑。

时序逻辑电路的功能多种多样，它们在数字系统中起到了至关重要的作用。

无论是计算机、通信设备还是数字家电，都离不开时序逻辑电路的支持。

第12章习题解答12-1 已知由与非门组成的基本RS触发器和输入端D R、D S的波形如题图12-1所示，试对应地画出Q 和Q的波形，并说明状态“不定”的含义。

题图12-1解：12.2 已知可控RS触发器CP、R和S的波形如题图12-2所示，试画出输出Q的波形。

设初始状态分别为0和1两种情况。

题图12-2解：12-3 在主从结构的JK触发器中，已知CP、J、K的波形如题图12-3所示，试画出Q端的波形。

设初始状态Q=0。

题图12-3解：12-4 维持阻塞型D触发器的输入D和时钟脉冲CP的波形如题图12-4所示，试画出Q端的波形。

设初始状态Q = 0。

题图12-4解：12-5 在T触发器中，已知T和CP的波形如题图12.5所示，试画出Q端的波形。

设初始状态Q= 0。

题图12-5解：12-6 写出题图12-6所示电路的逻辑关系式，说明其逻辑功能。

题图12-6解：逻辑关系为：Q D AQ BQ==+所以其功能为JK触发器。

12-7 如题图12-7所示的电路和波形，试画出D端和Q端的波形。

设初始状态Q= 0。

题图12-7解：12-8 将主从型JK触发器转换为T'触发器有几种方案？画出外部连线图。

解：12-9 电路如题图12-9所示。

画出Q0端和Q1端在六个时钟脉冲CP作用下的波形。

设初态Q1=Q0= 0。

题图12-9解：12-10 用题图12.10(a)所给器件构成电路，并在示波器上观察到如图12.10（b）所示波形。

试问电路是如何连接的？请画出逻辑电路图。

(a) (b)题图12-10解：12-11 已知如题图12.11(a)所示电路的各输入端信号如题图12-11(b)所示。

试画出触发器输出端Q0和Q1的波形。

设触发器的初态均为0。

(a) (b)题图12-11解：12-12 已知电路和时钟脉冲CP及输入端A的波形如题图12-12所示，试画出输出端Q、1Q的波形。

假定各触发器初态为1。

(a ) (b )题图12-12解：12-13 已知题图12-13(a )所示电路中输入A 及CP 的波形如题图12-13(b )所示。

[复习提问]1．与非门的逻辑功能。

2．逻辑门电路和特点。

[新课导入]前面的课程中，我们学习了基本门电路，基本门电路的简单组成组合逻辑电路。

组合逻辑电路的工作特点是输出状态直接受输入信号控制。

输入信号消失了，相应的输出信号也就消失了。

因此，没有记忆功能。

而利用集成门电路也可以组成具有记忆功能的触发器，其电路的输出不仅与输入有关，还与电路原来状态有关。

当输入信号消失后，输出仍保持原来状态不变。

能记忆前一时刻的状态。

因此，人们称之具有记忆功能，这是集成触发器的工作特点。

[新授内容]§12.1集成触发器的基本形式一、什么叫触发器及其状态是指一种具有两种稳定状态的电路。

可分别代表寄存二进制1或0。

当外加触发信号时，触发器能从一种稳态翻转到另一种稳态，即它能按逻辑功能在1、0两数码之间变化。

二、基本RS触发器1．电路组成：将G1的输出耦合到G2的输入，而将G2的输出耦合到G1输入的两个与非门。

将两个与非门交叉耦合。

2．逻辑功能：R 、S 的不同状态组合。

Q n+1的状态。

置0端，复位端。

R 端为0，S 端1时，Q =1而Q=0故叫复位端。

记忆功能：G2输出低电平耦合到G1的输入端，即使端信号撤除，G1输出端仍维持在高电平上，从而实现了记忆功能。

置位端，置1端S触发器Q 端的状态为触发器的状态。

Q 和Q 的关系始终是互补的：当D R =D S =0时，Q=Q =1，撤除D R 、D S 信号后，两个与非门的输出端状态不能肯定。

故这种情况是不能使用的。

翻转：是指在外信号作用下触发器的状态转换的过程。

（1）触发脉冲：外加信号：D R 、D S（2） 正、负触发脉冲及其表示：有无小圆圈。

三、同步RS 触发器 1．组成：（1）时钟脉冲CP 的作用。

主控脉冲（2）G3、G4的作用。

2．钟控同步触发器的工作原理 （1）CP=0时——维持原状 （2）CP=1，R 、S 决定Q 、Q3．逻辑符号：注意：（1）R 、S 无小圆圈、说明是正脉冲触发（CP 上升沿）触发有效。

课题十四：触发器与时序逻辑电路（二）【学习内容】寄存器用来暂时存放参与运算的数据和运算结果，有无移位的功能又可以分为数码寄存器和移位寄存器，通过重点学习后者，结合二进制计数器，达到使学生熟悉计数器工作。

【学习重点】寄存器的时序电路各类寄存器的工作原理【学习难点】移位脉冲及其时序电路【学习内容】●寄存器用来暂时存放参与运算的数据和运算结果。

●寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能1.数码寄存器(1)电路图形：(见P379图14.2.1)由D触发器（上升沿触发）组成的四位数码寄存器。

(2)工作原理①先复位（清零），使四个触发器FF3~FF0全处于态。

②当“寄存器指令”）正脉冲到来时，四位二进制数d3d2d1d0就存入四个触发器2．移位寄存器(1)电路图(见P379图14.2.2)图14.2.2是由JK触发器组成的四位移位寄存器.(2)工作原理:●设寄存的二进制数为1011,按移位脉冲(即时钟脉冲)的工作节拍从高位到低位依次串行送到D端①工作之初先清零.首先D=1,第一个移位脉冲的下降沿来到时使触发器FF0翻转,Q0=1,其他仍保持0态;②接着D=0,第二个移位脉冲的下降沿来到时使FF0和FF1同时翻转,由于FF1的J=1,FF0的J=0,所以Q1=1,Q0=0,Q2和Q3仍为0;③以后过程如表14.2.1所示,移位一次,存入一个新数码,直到第四个脉冲的下降沿来到时,存数结束.这时,可以从四个触发器的Q端得到并行的数码输出.表14.2.1 移位寄存器的状态表14．3 计数器●计算器能累计输入脉冲的数目，可以进行加法、减法或两者兼有的计数，可分为二进制计数器、十进制计数器及任意进制计算器1.二进制计数器表14.3.1 四位二进制加法状态表(1)异步二进制加法计数器①每一个计数脉冲,最低位触发器翻转一次;②位触发器是在相信的低位触发器从1变为0进位时翻转因此可用四个主从型JK触发器来组成异步二进制加法计数器(如P381图14.3.1所示)(2)进制加法计数器①第一位触发器FF0，每来一个计数脉冲就翻转一次，故J0=K0=1；②第二位触发器FF1，在Q0=1时再来一个脉冲才翻转，故J1=K1=Q0；③第三位触发器FF2，在Q1=Q0=1时再来一个脉冲才翻转，故J2=K2=Q1Q0；④第四位触发器FF3，在Q2=Q1=Q0=1时再一个脉冲才翻转，故J3=K3=Q2Q1Q0 2．十进制计数器表14.3.2 8421码十进制加法计数器的状态表：(1)与二进制加法计数器比较，来第十个脉冲不是由1001变为1010，而是恢复0000。

常用的时序逻辑电路时序逻辑电路是数字电路中一类重要的电路，它根据输入信号的顺序和时序关系，产生对应的输出信号。

时序逻辑电路主要应用于计时、控制、存储等领域。

本文将介绍几种常用的时序逻辑电路。

一、触发器触发器是一种常见的时序逻辑电路，它具有两个稳态，即SET和RESET。

触发器接受输入信号，并根据输入信号的变化产生对应的输出。

触发器有很多种类型，常见的有SR触发器、D触发器、JK 触发器等。

触发器在存储、计数、控制等方面有广泛的应用。

二、时序计数器时序计数器是一种能按照一定顺序计数的电路，它根据时钟信号和控制信号进行计数。

时序计数器的输出通常是一个二进制数，用于驱动其他电路的工作。

时序计数器有很多种类型，包括二进制计数器、BCD计数器、进位计数器等。

时序计数器在计时、频率分频、序列生成等方面有广泛的应用。

三、时序比较器时序比较器是一种能够比较两个信号的大小关系的电路。

它接受两个输入信号，并根据输入信号的大小关系产生对应的输出信号。

时序比较器通常用于判断两个信号的相等性、大小关系等。

常见的时序比较器有两位比较器、四位比较器等。

四、时序多路选择器时序多路选择器是一种能够根据控制信号选择不同输入信号的电路。

它接受多个输入信号和一个控制信号，并根据控制信号的不同选择对应的输入信号作为输出。

时序多路选择器常用于多路数据选择、时序控制等方面。

五、时序移位寄存器时序移位寄存器是一种能够将数据按照一定规律进行移位的电路。

它接受输入信号和时钟信号，并根据时钟信号的变化将输入信号进行移位。

时序移位寄存器常用于数据存储、数据传输等方面。

常见的时序移位寄存器有移位寄存器、移位计数器等。

六、状态机状态机是一种能够根据输入信号和当前状态产生下一个状态的电路。

它由状态寄存器和状态转移逻辑电路组成，能够实现复杂的状态转移和控制。

状态机常用于序列识别、控制逻辑等方面。

以上是几种常用的时序逻辑电路，它们在数字电路设计中起着重要的作用。

课题十四：【学习内容】触发器按照其稳定工作状态分为多中类型，为了实现一定程序的运算，需要含有记忆功能的元件-触发器，它的输出状态不仅决定于当时的输入状态，而且还与电路的原来工作状态有关。

【学习重点】RS触发器的性质【学习难点】RS触发器的工作波形图RS触发器的“空翻”现象【学习内容】双稳态触发器组合电路和时序电路是数字电路的两大类。

门电路式组合电路的基本单元；触发器是时序电路的基本单元。

触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。

双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。

Q与是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。

这种触发器有两种稳定状态：一个状态是Q=1，=0，称为置位状态（“1”态）；另一个状态是Q=0，=1，称为复位状态（“0”态）。

相应的输入端分别称为直接置位端或直接置“1”端（）和直接复位端“0”端（）。

基本RS触发器输出与输入的逻辑关系。

1）=1，=0所谓=1，就是将端保持高电位；而=0，就是在端加一个负脉冲。

设触发器的初始状态为“1”态，即Q=1，=0。

这时“与非”门G2有一个输入端为“0”，其输出端变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。

因此，在端加负脉冲后，触发器就由“1”态翻转为“0”态。

如果它的初始态为“0”态，触发器仍保持“0”态不变。

2）=0，=1设触发器的初始状态为“0”态，即Q=0，=1。

这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端变为“0”。

因此，在端加负脉冲后，触发器就由“0”态翻转为“1”态。

如果它的初始状态为“1”态，触发器人保持“1”太不变。

触发器和时序逻辑电路测试题（十二章，十三章）一、填空题1、存放N为二进制数码需要_______个触发器。

2、一个四位二进制减法计数器状态为_______时，在输入一个计数脉冲，计数状态为1111，然后向高位发_____信号。

3、时序逻辑电路在结构方面的特点是;由具有____逻辑门电路和具有______的触发器两部分组成。

4、十进制计数器最少要用______个触发器。

5、用N个触发器可以构成存放_______位二进制代码寄存器。

6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位________逻辑电路和_________逻辑电路两大类。

7、8421BCD码位1001，它代表的十进制是_________。

8、8421BCD码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位________。

9、数码寄存器主要由______和______组成，起功能是用来暂存_______数码。

10、同步计数器各个触发器的状态转换，与________同步，具有______特点。

11、寄存器在断电后，锁存的数码_______。

12、4个触发器构成8421BCD码计数器，共有______个无效状态，即跳过二进制数码_________到______6个状态。

二、判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。

（）2、移位寄存器即可并行输出也可串行输出。

（）3、右移寄存器存放的数码将从低位到高位，依次串行输入。

（）4、八位二进制能表示十进数的最大值是256. （）5、表示一位十进制数至少需要二位二进制。

（）6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。

（）7、数码寄存器存放的数码可以并行输入也可以串行输入。

（）8、显示器属于时序逻辑电路类型。

（）9、计数器、寄存器和加法器都属于时序逻辑电路。

（）10、时序逻辑电路具有记忆功能。

（）11、用4个触发器可构成4位二进制计数器。

时序逻辑电路习题一、判断题1.由JK触发器和逻辑门电路可构成数码寄存器。

（）2.寄存器的功能是统计输入脉冲个数。

（）3.用4个触发器可以构成4位二进制计数器。

（）4.用4个触发器可以构成4位十进制计数器。

（）5.同步计数器的计数速度低于异步计数器。

（）6.触发器是功能最简单的时序逻辑电路。

（）二、选择题1、属于组合逻辑电路的部件是（）。

A、编码器 B、寄存器 C、触发器 D、计数器1.下列电路中不属于时序电路的是（）A．同步计数器B．数码寄存器 C．组合逻辑电路D．异步计数器2.如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用（）A．串行输入 B．并行输入输出 C．串行输入、并行输出 D．并行输入、串行输出3.右移寄存器在连续送入的CP脉冲作用下，存放的数码是（）A．从低位到高位串行输入，串并行输出 B．从低位到高位并行输入，串并行输出C．从高位到低位串行输入，串并行输出 D．从高位到低位并行输入，串并行输出4. 左移寄存器在连续送入的CP脉冲作用下，存放的数码是（）A．从高位到低位，串行输入，串并行输出B．从高位到低位，并行输入，串并行输出C．从低位到高位，串行输入，串并行输出D．从低位到高位，并行输入，串并行输出5.8421 BCD码0110表示十进制数为( )A．15 B．8 C．6 D．426.表示十进制数的10个数码，需要二进制数码的位数是（）A．2位 B．4位 C．3位D．10位三、综合题如图所示电路是用D触发器构成的4位二进制加法计数器。

试根据计数脉冲的顺序画出Q3、Q2、Q1、Q0的波形图。

8.试分析图所示电路的逻辑功能，它是哪种类型的计数器？列出连续八个CP脉冲作用下，输出端Q2、Q1、Q0状态表（设计数器原有状态为000）。

1.分析如图所示的两个计数器电路，说明这两个分别是多少进制的计数器（十进制计数器74160的功能表如下表）。

画出有效状态转换图。

2．图（a）中CP的波形如图（b）所示。