下载文档原格式
60秒计时器的数字电路设计
要设计一个60秒计时器的数字电路，可以使用数频分频器和
计数器来实现。
以下是一种可能的设计方案：
1. 使用一个数频分频器将输入的时钟信号分频为1Hz的信号。
数频分频器可以采用分频比为60的模块，将输入的时钟信号
分频为1Hz信号。
2. 使用一个4位计数器作为分钟计数器，用于计算经过的分钟数。
该计数器从0开始计数，当达到60时，将清零并输出溢
出信号。
3. 使用一个6位计数器作为秒计数器，用于计算经过的秒数。
该计数器从0开始计数，每次计数加1，当达到60时，将清
零并触发分钟计数器加1的操作。
4. 将计数器的输出和显示器连接，以显示当前的分钟和秒数。
通过以上设计，当输入的时钟信号为1Hz时，60秒计时器将
能够准确计时，并在经过60秒后清零重新开始计数。
功能数字钟的电路设计数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。
钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1、设计目的1）掌握数字钟的设计、组装与调试方法。
2）熟悉集成电路的使用方法。
2、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
3、数字钟的基本原理及电路设计一个具有计Array时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：图 1数字钟整机逻辑图振荡器方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图 2 555与RC 组成的多谐振荡器图 分析：图中的C2为保护电容，其取值并没有什么要求。
在本设计中，我假设输出的脉冲的占空比为2/3，并且把555与RC 组成的多谐振荡，参考书本上的方案得出占空比3222121=++=R R R R q 故得到R1=R2。
又有电路的振荡周期T=T1+T2=(R1+2R2)Cln2得T=(R1+2R2)Cln2=103-S 。
我在实验中取电容为10nf 。
带入式中，可以得出R1=R2=48K Ω。
在这里取两个47K Ω电阻和滑动电阻2K Ω。
仿真结果如图所示，误差还是比较低的。
方案二：石英晶体振荡器。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
电子技术课程设计报告设计题目：数字显示30秒倒计时器电路设计1、课程设计目的、意义设计目的：（1）依照原理图分析各单元电路的功能；（2）熟悉电路中所用到的1各集成块的1管脚及其功能；（3）进行电路的装接、调试，直到电路能达到规定的设计要求；（4）写出完整、详细的课程设计报告。
设计意义：数字显示30秒倒计时器是一个简单的数字电路，但是它能够扩展到很多实际应用当中来，比如篮球倒计时器、交通灯倒计时器等等。
2、设计题方案比较、论证设计方案：分析设计任务，计数器和操纵电路是系统的要紧部份。
计数器完成30秒计时功能，而操纵电路具有直接操纵计数器的启动设计、译码显示电路的显示和灭灯功能。
当启动开关闭合时，操纵电路应封锁时钟信号CP,同时计数器完成置数功能，译码显示电路显示“30”字样；当启动开关断开时，计数器开始计数；处于维持状态。
系统设计框图如图2-1所示。
数字显示30秒倒计时器实验电路如图2-2所示。
图2-1图2-23、各单元电路设计，元器件参数计算、选择、电路图绘制，整体电路图递减计数器模块计数器选用汇总规模集成电路74LS192进行设计较为简单，74LS192是十进制可编程同步加锁计数器，它采纳8421码二-十进制编码，而且有直接清零、置数、加锁计数功能。
图2-3是74LS192外引脚。
图中CPU 、CPD别离加计数、减计数的时钟脉冲输入端（上升沿有效）。
LD是异步并行置数操纵端（低电平有效），CO、BO别离是进位、借位输出端（低电平有效），CR是异步清零端，D3-D是并行数据输入端，Q3-Q是输出端。
74LS192的功能表见下表所示。
秒信号产生器秒信号产生器的电路是利用 555 按时器（图3-1）组成的秒信号发生器。
NE555 芯片有单稳态电路功能，可发生方波信号，可适当的选择电阻、电容，使其输出信号的周期为 1 秒。
本电路输出脉冲的周期为：T=*(R1+2*R2)*C，假设 T=1s，令 C=10μF,R1=39kΩ，那么R2=51k Ω。
数字电子计时器课程设计一、课程目标知识目标：1. 学生能理解数字电子计时器的原理和组成，掌握基础电子元件的功能和使用方法。
2. 学生能描述数字电子计时器的工作过程，包括计时、清零和预设功能。
3. 学生能够解释数字电子计时器中数字显示的原理，理解二进制与十进制的转换。
技能目标：1. 学生能够运用所学的电子元件，设计并搭建一个简单的数字电子计时器电路。
2. 学生通过实际操作，掌握测试和调试电子计时器的方法，能够解决基本的故障问题。
3. 学生能够运用逻辑思维和问题解决技巧，对电子计时器进行改进和创新。
情感态度价值观目标：1. 学生通过课程学习，培养对电子技术的兴趣和好奇心，增强对科学探究的热情。
2. 学生在小组合作中，学会分享观点，倾听他人意见，发展团队协作精神。
3. 学生通过实际操作，体验工程的实用性，培养工程意识，认识科技对生活的影响。
课程性质：本课程为实践性强的设计与制作课程，结合电子技术基础知识，培养学生的动手能力和创新思维。
学生特点：假设学生为八年级，具有一定的物理基础和动手能力，对电子技术有初步认识，对实践活动充满兴趣。
教学要求：课程应注重理论与实践相结合，鼓励学生主动探索和动手实践，强调安全操作和精确测量。
通过课程目标的实现，使学生能够综合运用所学知识，创造性地解决实际问题。
二、教学内容1. 数字电子计时器原理：- 介绍计时器的功能与组成，参照教材第二章“数字电路基础”。
- 讲解晶体管、集成电路等基本电子元件的工作原理。
2. 数字电子计时器电路设计：- 分析计时器电路图的构成，参照教材第四章“时序逻辑电路”。
- 指导学生进行电路图的绘制，选择合适的电子元件。
3. 数字显示原理与转换：- 详述七段显示器的显示原理，参照教材第三章“数字显示技术”。
- 解释二进制与十进制的转换方法，并进行实际操作演示。
4. 电路搭建与测试：- 安排学生分组进行电路搭建，参照教材第五章“电路搭建与调试”。
- 教授测试与调试技巧，指导学生解决电路中可能出现的问题。
倒计时器实验实验要求设计25分钟倒计时器，输入为key1和key2，初始状态为数码管显示2500。
通过key1控制切换计数与暂停状态。
当key1按下时，开始倒计时，再次按下，暂停计时。
通过key2控制置初值。
暂停状态下，当key2按下时，回到初始状态，数码管显示2500。
设计暂不考虑倒计时到0000时的处理，要做处理需要增加输入（计数到零时的标志位）和状态（归零状态）。
提示：上节课完成的25分钟倒计时可以增加两个输入，一个为计数使能端，一个为置数端。
使用课前预习的状态机模块，控制25分钟倒计时模块。
调试时，可先使用开关作为状态机的按键输入，测试没有问题后，再加入按键控制。
1.源代码1)counter25_top.v`timescale 1ns / 1psmodule counter25_top(input wire clk,input wire key1,input wire key2,output wire[6:0]a_to_g,output wire[3:0]an);wire jinwei;wire a;wire b;wire anjian1,anjian2;Sec_pule_generator U0(.clk(clk),.sec_pule(jinwei));ButtonEdgeDetect U3(.clk(clk),.button(key1),.rise(anjian1));ButtonEdgeDetect U4(.clk(clk),.button(key2),.rise(anjian2));State U1(.clk(clk),.key1(anjian1),.key2(anjian2),.cnt_en(a),.load(b));counter25 U2(.clk_sec(jinwei),.clk(clk),.cnt_en(a),.load(b),.a_to_g(a_to_g),.an(an));Endmodule2)ButtonEdgeDetect.v module ButtonEdgeDetect(input clk,input button,output reg rise);reg[7:0] samp;initialbeginrise=0;samp=8'b0000_0000;endalways @(posedge clk)samp<={samp[6:0],button};always @(posedge clk)if(samp==8'b0000_0001)rise<=1'b1;elserise<=1'b0;// always @(posedge clk)// if(samp==8'b1111_1110) // fall<=1'b1;// else// fall<=1'b0;Endmodule3)Sec_pul_genterator.v `timescale 1ns / 1psmodule Sec_pule_generator( input clk,output reg sec_pule);parameter M=24;reg [M:0] cnt;initial cnt=25'b0;always@(posedge clk)beginif(cnt==10000000)cnt<=0;elsecnt<=cnt+1;endalways@(posedge clk)beginif(cnt==10000000)sec_pule<=1;elsesec_pule<=0;endendmodule4)counter25.v`timescale 1ns / 1psmodule counter25(input wire clk,input wire clk_sec,input wire cnt_en,input wire load,output reg[6:0]a_to_g, output reg[3:0]an);reg [15:0] cnt25;reg carry;initial begincnt25[3:0]=0;cnt25[7:4]=0;cnt25[11:8]=5;cnt25[15:12]=2;endalways@(posedge clk_sec)beginif(cnt_en==1&&load==0)begincarry<=0;if(cnt25[3:0]==0&&cnt25[7:4]==0&&cnt25[11:8]==5&&cnt25[15:12]==2) begincnt25[3:0]=9;cnt25[7:4]=5;cnt25[11:8]=4;cnt25[15:12]=2;endelse begincnt25[3:0]<=cnt25[3:0]-1;if(cnt25[3:0]==0)begincnt25[3:0]<=9;cnt25[7:4]<=cnt25[7:4]-1;endif(cnt25[7:4]==0&&cnt25[3:0]==0)begincnt25[7:4]<=5;cnt25[11:8]<=cnt25[11:8]-1;endif(cnt25[11:8]==0&&cnt25[7:4]==0&&cnt25[3:0]==0)begincnt25[11:8]<=9;cnt25[15:12]<=cnt25[15:12]-1;endif(cnt25[15:12]==0&&cnt25[11:8]==0&&cnt25[7:4]==0&&cnt25[3:0]==0) begincnt25[3:0]<=0;cnt25[7:4]<=0;cnt25[11:8]<=5;cnt25[15:12]<=2;carry<=1;endendendelse if(cnt_en==0&&load==0)begincnt25[3:0]<=cnt25[3:0];cnt25[7:4]<=cnt25[7:4];cnt25[11:8]<=cnt25[11:8];cnt25[15:12]<=cnt25[15:12];endelse if(cnt_en==0&&load==1)begincnt25[3:0]<=0;cnt25[7:4]<=0;cnt25[11:8]<=5;cnt25[15:12]<=2;endendwire rst_n=1'b1;wire [15:0]x;assign x[3:0]=cnt25[3:0];assign x[7:4]=cnt25[7:4];assign x[11:8]=cnt25[11:8];assign x[15:12]=cnt25[15:12];reg[18:0]clkdiv;always @(posedge clk or negedge rst_n)begin if(!rst_n)clkdiv<=19'd0;elseclkdiv<=clkdiv+1;endwire [1:0]bitcnt;assign bitcnt=clkdiv[18:17];always @* beginif(!rst_n)an=4'd0;elsean=4'd0;an[bitcnt]=1;endreg [3:0]digit;always@(*)beginif(!rst_n)digit=4'd0;elsecase(bitcnt)2'd0:digit=x[3:0];2'd1:digit=x[7:4];2'd2:digit=x[11:8];2'd3:digit=x[15:12];default:digit=4'd0;endcaseendalways @(*) beginif(!rst_n)a_to_g=7'b1111111;elsecase(digit)0:a_to_g=7'b1111110;1:a_to_g=7'b0110000;2:a_to_g=7'b1101101;3:a_to_g=7'b1111001;4:a_to_g=7'b0110011;5:a_to_g=7'b1011011;6:a_to_g=7'b1011111;7:a_to_g=7'b1110000;8:a_to_g=7'b1111111;9:a_to_g=7'b1111011;4'b1111:a_to_g=7'b0000000;default a_to_g=7'b1111110;endcaseendendmodule2.RTL分析3.仿真波形4.实验结果实验演示见附件中的视频。
南京理工大学电工电子实验报告（多功能数字计时器设计）1. 电路功能设计要求介绍2. 电路原理简介3. 单元电路设计3.1 脉冲发生电路3.2 计时电路3.3 译码显示电路3.4 清零电路3.5 校分电路3.6 仿电台报时电路4.总电路图5.电路调试和改进意见6.实验中遇到的问题、出现原因及解决方法7.实验体会8.附录8.1 元件清单8.2 芯片引脚图和功能表9.参考文献1.电路功能设计要求1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下：1）设计一个脉冲发生电路，为计时器提供秒脉冲（1HZ），为报时电路提供驱动蜂鸣器的高低脉冲信号（1KHZ、2KHZ）；12）设计计时电路：完成0分00秒～9分59秒的计时、译码、显示功能；3）设计清零电路：具有开机自动清零功能，并且在任何时候，按动清零开关，可以对计时器进行手动清零。
4）设计校分电路：在任何时候，拨动校分开关，可进行快速校分。
（校分隔秒）5）设计报时电路：使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）；6）系统级联。
将以上电路进行级联完成计时器的所有功能。
7）可以增加数字计时器附加功能：定时、动态显示等。
2. 电路原理简介数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：3. 单元电路设计3.1 脉冲发生电路振荡器是数字钟的核心。
采用石英晶体构成振荡器电路，产生稳定的高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲（1HZ）。
分频器的功能主要有两个：一是产生标准秒脉冲（1HZ）。
二是提供功能扩展电路所需驱动脉冲信号（1KHZ、2KHZ）。
15 采用晶体的固有频率为32768HZ=2HZ。
2CC4060、74LS74电路图如下所示：2Q5Q4Q143.2 计时电路CC4518（分位、秒个位）、74LS161（秒十位）“0”“1”“o”“0”3.3 译码显示电路译码器 CC4511 显示器共阴LED七段字型数码管 33.4 清零电路3.5 校分电路3.6 仿电台报时电路44.总电路图Q5Q42Q145.电路调试和改进意见先接显示电路，显示电路接完，接入电源，当三个数码管都能正常显示8的时候说明接入正确。
利用单片机的定时器设计一个数字时钟数字时钟是我们日常生活中常见的计时工具，可以准确地显示当前的时间。
而单片机的定时器则可以提供精准的定时功能，因此可以利用单片机的定时器来设计一个数字时钟。
本文将介绍如何使用单片机的定时器来设计一个基于数字显示的时钟，并提供基本的代码实现。
一、时钟电路设计利用单片机设计一个数字时钟，首先需要设计一个合适的时钟电路。
时钟电路一般由电源电路、晶振电路、单片机复位电路和显示电路组成。
1. 电源电路：为电路提供工作所需的电源电压，一般使用稳压电源芯片进行稳定的供电。
2. 晶振电路：利用晶振来提供一个稳定的时钟信号，常用的晶振频率有11.0592MHz、12MHz等。
3. 单片机复位电路：用于保证单片机在上电或复位时能够正确地初始化，一般使用降低复位电平的电路。
4. 显示电路：用于将单片机输出的数字信号转换成七段数码管可以识别的信号，一般使用BCD码和译码器进行实现。
二、单片机定时器的应用单片机的定时器具有精准的定时功能，可以帮助实现时钟的计时功能。
单片机的定时器一般分为定时器0和定时器1，根据具体的应用需求选择使用。
在设计数字时钟时，可以将定时器0配置成定时器模式，设置一个适当的定时时间。
当定时器0计时达到设定时间时，会触发一个中断信号，通过中断处理程序可以实现时钟的计时功能。
以下是一个基于单片机的定时器的伪代码示例：```void Timer0_Init(){// 设置定时器0为工作在定时器模式下// 设置计时时间// 开启定时器0中断}// 定时器0中断处理程序void Timer0_Interrupt_Handler(){// 更新时钟显示}void main(){Timer0_Init();while(1){// 主循环}}```在上述伪代码中，Timer0_Init()函数用于初始化定时器0的相关设置，包括工作模式和计时时间等。
Timer0_Interrupt_Handler()函数是定时器0的中断处理程序，用于处理定时器0计时到达设定时间时的操作，例如更新时钟显示。
数字电子技术课程设计报告59秒通用倒计时一·设计总体思路，基本原理和框图1.1设计要求1、设计一个适于各类场合的通用倒计时系统2、计时器的计时间隔为1S，其递减计数器的模在59秒内可预置设计一个倒计时电路，并具有时间显示功能。
3、外部开关要能实现，清零、启动和暂停/连续计时功能。
4、计数器减到0时，显示00并且启动光电报警。
1.2 基本原理59秒倒计时的总体框图于下，它包括递减倒计数器、译码显示管、报警电路和辅助时序控制电路等五个大体模块。
其中计数器和控制电路为主要模块。
主电路：59秒倒计时。
59秒计数芯片74LS192的置数清零端共用一个开关，倒计时到零时，选取“00”这个状态，通过组合逻辑电路给截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
1.3总体设计框图（59秒）总体设计说明：倒计时功能主要利用192递减计数芯片来实现，同时利用反馈和置数实现进制得转换，以实现分和秒不同的需要。
二·单元电路设计与论证、理论分析与计算 2.1主要芯片的用法和功能 2.1.1 芯片74LS19274LS92是一块同步8421BCD 码加、减计数器，具有直接清零、置数、加锁计数功能。
计数器选用74LS192进行设计比较简单。
74LS192是双时钟方式的十进制可逆计数器，CPu 为加计数时钟输入端，CPd 为减计数时钟输入端，LD 为预置输入控制端，异步预置，CR 为复位端，高电平有效，异步清除。
CO 为进位输出，BO 为错位输出。
如图为74LS192的引脚图：十位显示个位显示译码驱动计时器控制电路报警电路计数器脉冲发发生译码驱动2.1.2 芯片74LS3274LS32是四2输入或门，功能表如下图：2.1.3 芯片74LS08CPu CPd LD' CR 操作 × × × 1 清零 × × 0 0 置数 ↑ 1 1 0 加计数 1 ↑ 1 0 减计数 111保持输入输出 74LS32A B Y 0 0 0 0 1 1 1 0 1 11174LS08是四2输入与门，功能表如下如下图：2.2单元模块 2.2.1 倒计时电路59秒倒计时电路，用两片74LS192分别做个位（低位）和十位（高)的倒计时计数器，由于本系统利用置数端LOAD 来进行预置数，时钟脉冲分别通过两个与门才再输进个位（低位）的down 端，当停止控制电路来停止信号时，截断时钟脉冲，从而实现电路的停止功能2.2.2 显示电路图输入 输出 74LS08 A B Y 0 0 0 0 1 0 1 0 0 1112.2.3报警逻辑电路图2.2.4预置数电路图三、本设计的调试过程和实验结果在一开始设计的电路中，倒计时到达00后不能更好的停止，实现报警功能，在老师的指导下，进行了改进，接住在这一刻的时钟信号与BO用与门连接从而实现报警功能。
数字计时电路设计摘要:数字计时电路的应用非常广泛，相比于传统的计时电路，它不仅走时准确，显示直观，而且不需要机械传动和频繁的调整。
鉴于它的广泛应用和诸多优点，本人采用了74LS系列中小规模集成芯片和RS触发器的校时电路设计了一个数字计时电路，它以12小时为周期，可以显示小时，分钟和秒，并具有小时，分钟校对功能。
本数字计时电路系统的整体设计是由振荡器，分频器，计数器，显示器和校时电路组成的，通过本论文设计，希望使其方法更系统，电路更简单。
关键词:数字计时电路；计数器；逻辑设计目录引言 (1)1 设计内容、方案及要求 (1)1.1 设计内容 (1)1.2 设计方案 (1)1.3 设计要求 (2)2 主体电路各单元的工作原理与设计 (2)2.1 振荡器 (2)2.1.1 振荡器的工作原理 (2)2.1.2 振荡器的设计 (3)2.2 分频器 (3)2.2.1 分频器的工作原理 (3)2.2.2 分频器的设计 (4)2.3 计数器 (4)2.3.1 60进制计数器工作原理 (4)2.3.2 12进制计数器工作原理 (4)2.4 译码与显示电路 (6)2.4.1 显示器的工作原理 (6)2.4.2 译码器的工作原理 (7)2.4.3 译码与显示电路的设计 (7)2.5 校时电路 (7)2.5.1 校时电路的工作原理 (7)2.5.2 校时电路的设计 (8)3 设计并绘制整机图 (9)总结 (10)致谢 (11)参考文献 (11)引言从上个世纪末到现在，电子产品已经悄无声息地渗透到社会的各行各业。
随着社会的快速发展，我们的生活节奏越来越快，电子产品的性能也越来越好、更新速度也越来越快，对社会生产力的提高、现代化和信息化社会的建立提供了持续的动力。
一寸光阴一寸金，时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。
如果遇到重要事情，一时的耽误甚至会酿成大祸。
而数字计时器的出现则减少了这些灾难的出现，并给人们生产生活带来了极大的方便。
当今社会，数字计时器的应用越来越广泛，从定时自动报警到时间程序的自动控制，再从定时启闭电路到定时电气的自动启用，甚至于各种通断动力设备的自动工作，所有这些，都是在计时电路数字化的基础上实现的。
由此可见，掌握数字计时电路并对其作深入研究，不断地从各个方面扩大其应用，有着非常实际的意义，而这些都需要从最简单的数字计时电路做起。
另外，当代的大学生在日常的学习中，早已不再局限于对书本上知识的死记硬背，而是在传统教学模式的基础上再配以实践训练，培养自己的动手能力，学会自己解决问题的本领，以此来加强我们的实际操作能力。
通过自己的努力，完成论文设计，把所学的知识系统地回顾一遍并享受其带给我们的乐趣。
而且在设计过程中不断地发现并解决问题，对自己的逻辑思维能力提高也有很大帮助，对以后的应聘和就业也会有莫大的好处。
1 设计内容、方案及要求1.1 设计内容我们利用校时电路、显示器、分频器、振荡器以及计数器组成数字计时电路系统。
另外，本数字计时电路系统中的校时电路系统还使用了74LS系列中的小规模集成芯片和RS触发器。
1.2 设计方案如图(1)的逻辑框图所示，数字计时电路由六部分组成，分别为显示器、译码器、计数器、校时电路、振荡器、分频器。
数字计时电路的时间基准经过分频器输出标准的秒脉冲，时间基准就是振荡器产生的稳定的高频脉冲信号。
当秒计数器的数字达到60后则向分计数器进一位，同样的，当分计数器的数字达到60后则向小时计数器进一位，而小时计数器则按照“12翻1”规律计数，也就是说当小时计数器的数字达到12后则变为1重新循环计数。
小时、分、秒计数器的输出信号分别经过各自的译码器进行译码后，再分别送往各自的显示器显示。
有些时候，计时器的计时会出现一些误差，这时候，则可以利用此系统中的校时电路分别对时、分进行校对。
图(1) 数字计时电路逻辑框图1.3 设计要求利用中小规模集成电路设计一个具有“时”、“分”、“秒”显示，而且还具备“小时”、“分”校对功能的数字计时电路，并画出框图和逻辑电路图。
2 主体电路各单元的工作原理与设计2.1 振荡器2.1.1 振荡器的工作原理众所周知，振荡器的振荡频率准确，而且电路结构简单，频率也非常容易调整。
正因为这些优点，它被广泛应用于彩电、计算机、遥控器等各类振荡电路中。
我们由晶体的压电效应可知，如果在晶体某一方向加上一个电场，那么晶体就会随之产生机械变形；反之，有了机械振动，又可以在其相应的垂直面上产生电场。
利用晶体的这种效应，我们可以在晶体某一方向加一电场，从而可以在与此垂直的方向上等到机械振动，有了机械振动，又可以在其相应的垂直面上产生电场，使机械振动和电场互为因果循环。
当这个过程一直持续到晶体的机械强度限制时，就会达到最后的稳定，而此时压电谐振的频率就是振荡器的固有频率。
2.1.2 振荡器的设计图(2)所示为电子手表集成电路中的晶体振荡器电路，通常情况下我们取晶振的频率为32768Hz，因为在其内部有15级2分频集成电路，所以在输出端正好可以得到1Hz的标准脉冲。
数字计时电路的核心其实就是振荡器，数字计时电路的准确程度便由振荡器的稳定度以及频率的精确度决定，通常情况下，如果一个振荡器的频率越高，则它的计时精度就越高。
因此在某些对精度要求较高的系统中，我们都选用由石英晶体构成的频率较高的振荡器，以保证计时的精确度。
但是，在本论文设计中，由于此数字计时电路系统对精度要求并不高，因此我们采用由集成电路定时器555与RC组成的多谐振荡器。
我们设在这个系统里所选用555f=1kHz。
构成的多谐振荡器的振荡频率为此数字计时电路系统的具体电路图如图(3)所示：图(2) 晶体振荡器图(3) 555振荡器2.2 分频器2.2.1 分频器的工作原理由于振荡器产生的频率较高，因此我们需要用分频电路来要得到秒脉冲。
例如，振荡器输出4MHz信号，那么通过D触发器（74LS74）进行4分频就会变成1MHz，然后送到10分频计数器（74LS90,该计数器用8421码制），经过6次10分频而获得1Hz 方波信号作为秒脉冲信号。
2.2.2 分频器的设计分频器的设计要求是产生标准秒脉冲信号，所以为实现上述功能，在本数字计时电路系统中设计选用3片中规模集成电路计数器74LS90。
因每片为1/10分频，3片级联即可获得所需要的频率信号，也就是说第1片的0Q 端输出频率为500Hz ，第2片的3Q 端输出为10Hz ，第3片的3Q 端输出为1Hz 。
2.3 计数器本设计用到的计数器有60进制计数器和12进制计数器。
2.3.1 60进制计数器工作原理74LS90计数器是可二/五分频十进制异步计数器，利用反馈归零方法便可以实现十进制计数。
而74LS92是十二分频计数器，有复位输入。
在设计 “秒”计数器电路与“分”计数器电路时，由于它们都是60进制，那么我们用一级10进制计数器和一级6进制计数器连接便可构成，其记数规律为：00—01—02—…—58—59—00… 也就是说，在本数字计时电路系统中我们选择74LS92作为十位计数器，而选择74LS90作为个位计数器，如图(4)将它们连接组成计数器，其模数M=60。
图(4) “60”进制计数器的电路2.3.2 12进制计数器工作原理“12翻1”计数器是按照“01—02—03—…—11—12—01—02…”规律计数的。
计数器的状态转换表如表(1)所示。
表(1) “12翻1”小时计数时序CP十位个位10Q03Q 02Q 01Q 00Q 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 0 3 0 0 0 1 1 4 0 0 1 0 0 5 0 0 1 0 1 6 0 0 1 1 0 7 0 0 1 1 1 8 0 1 0 0 0 9 0 1 0 0 1 0 1 0 1 0 10 1 0 0 0 0 11 1 0 0 0 1 12 1 0 0 1 0 13 01由表2.1可知，计数器的状态要发生两次跳跃：第一次跳跃是当计数器的计数达到9时，也就是个位计数器的状态为100100010203=Q Q Q Q 后，在下一计数脉冲作用下计数器进入暂态1010，利用暂态的两个1也就是0103Q Q 使个位异步置0，同时向十位计数器进一位使10Q =1；第二次跳跃是当计数器的计数达到12时，也就是在第13个计数脉冲作用下个位计数器的状态应为000100010203=Q Q Q Q ，这时十位计数器的10Q =0。
第二次跳跃的十位清“0”和个位置“1”信号可由暂态为“1”的输出端000110,,Q Q Q 来产生。
由以上的分析我们可以得到74LS74的控制方程式，如下所示：置数端 （1）加/减控制端（2）D 触发器74LS74的清“0”端 （3）其中，式(1)的作用是完成个位计数器的第一次置“0”；式(2)的作用是在计数器的计数达到到12时改变74LS191的加/减控制模式，使其由原来的加法计数转变为减法计数，当第13个脉冲来到时，个位计数器减1；式(3)使十位计数器清“0”，使计数器的状态变为10Q =0，000100010203 Q Q Q Q 。
由以上的设计我们可以得到“12翻1”小时计数器的逻辑图，如图(5)所示。
图(5) “12翻1”小时计数器的电路2.4 译码与显示电路 2.4.1 显示器的工作原理数码管即为数码显示器，它是我们对数码显示器的俗称。
半导体数码管是我们常用的一种数码显示器，除此之外，我们常用的还有荧光数码管和液晶显示器等。
本数字计时电路系统中所选用的数码管就是半导体数码管，而数字的显示则是用是用发光二极管，也就是我们平常所说的LED 组成的字形来完成的。
利用七个条形发光二极管排列成七段组合字形，便构成了半导体数码管。
我们所熟知的半导体数码管主要有两种类型，分别为共阳极和共阴极。
其中，共阳极数码管的七个发光二极管的阳极接在一起，而七个阴极则是相互独立的。
与共阳极数码管阴阳极的连接相反，共阴极数码管则是把七个发光二极管的阴极接在一起，而阳极是相互独立的。
当共阳极数码管的某一阴极接低电平时，与它相对应的二极管就会发光。
由此可知，我们可以根据字形的需要使其中的一段或者几段二极管发光。
因此，共阳极数码管需要输出低电平有效的译码器去驱动，而共阴极数码管则需输出高电平有效的译码器去驱动。
2.4.2 译码器的工作原理译码器其实就是实现译码的逻辑电路，译码的过程其实就是把给定的代码进行翻译的过程。
因为译码器的输出代码与输入代码有着唯一的对应关系，所以在这个过程中，译码器可以将编码时所赋予的代码的含义再给“翻译”过来。
74LS48在本数字计时电路系统中与数码管相互配合使用，它是输出低电平有效的七段字形译码器。
