当前位置：文档之家 › 计算机组成原理存储器.docx

计算机组成原理存储器.docx

  • 格式：docx
  • 大小：40.08 KB
  • 文档页数：22

下载文档原格式

  / 22

合集下载

计算机组成原理主存储器讲课文档

计算机组成原理主存储器讲课文档

只读存储器属于非易失性(Non-volatile)存储器。
第2页，共29页。
主存储器的主要技术指标
主存储器用于暂时存储CPU当前正在使用的指令和数据。 1、存储容量 Memory Size / Capacity 主存储器容量 SM = W ·l ·m =存储器字长×每个存储体的字数×并行工作的存储体个数
第6页，共29页。
2．存储器写的时序
处理器把要访问的存储单元地址送上地址总线AB，把要写 的数据送上数据总线DB，发存储器写命令。
Address
CS
Data
存储器写周期
地址总线AB 数据总线DB
R /W
被选中的存储器芯片对地址译码，将DB上的数据写入选中的 存储单元。
第7页，共29页。
半导体存储器芯片
第17页，共29页。
解：
要求用8K×4 bit的RAM芯片和8K×8 bit的ROM芯片组成16KB的 ROM和8KB的RAM
① CPU有15条地址线， ∴地址空间=215= 32K 实存容量= ROM容量+RAM容量= 16 KB+8KB = 24KB 16KB的ROM区的地址范围是 0000H~3FFFH。 RAM区的地址范围是 6000H~7FFFH。
第11页，共29页。
（1）位扩展
例1：用64K×4的RAM芯片构成64K×8的存储器。
D0 … D3 D4 … D7
I/O0 I/O1 I/O2 I/O3
64K×4 RAM
A0……A15 R /W CS
I/O0 I/O1 I/O2 I/O3
64K×4 RAM
A0……A15R /W CS
R /W
A…0 A15
OE
第9页，共29页。

计算机组成原理第5章存储器

计算机组成原理第5章存储器
4 2018年11月9日星期五
mwhua@
5.2 易失性随机存取存储器
行线
返回
一、静态随机存储器 （SRAM）
O1 O2
列线
WE CS 数据
5
2018年11月9日星期五
OE
mwhua@
SRAM一般结构
Ai Ai+1Ai+2…Am-1
返回
Y译码器
…
A0 A1 A2 : Ai-1
424256的容量 =29*2*4=2ቤተ መጻሕፍቲ ባይዱ8*4=256K*4 位
I/O1 I/O2 WE RAS NC A0 A1 A2 A3 Vcc 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11
返回
Vss I/O4 I/O3 CAS OE A8 A7 A6 A5 A4
424256
10 2018年11月9日星期五
mwhua@
高速RAM
返回
1. EDO DRAM(Extended Data Out)即扩展的数据输出。利用预测 地址，可以在当前读写周期中启动下一个存取单元的读写周 期，进而从宏观上缩短了地址选择的时间。由于 EDO 的设 计 仅 适用 于数 据 输出 的时 候 ，因 此而 得 名 。用于 486 及 Pentium 产品中。 2. SDRAM （ Synchronous DRAM 同步 DRAM ）。将 CPU 和 RAM通过一个相同的时钟锁在一起，使得RAM和CPU能够 共享一个时钟周期，以相同的速度同步工作。 PC-100 及现 在的PC-133即是。（效率75%，使用最广) 100MHz的SDRAM带宽=100MHz*（64/8）=800MB/S 3. RDRAM（Rambus DRAM)\一种全新有设计，工作速 度高达400MHZ，RDRAM使用16位总线，使用时钟上 升和下降沿传输数据。（效率85%价格太高，应用不广， 如PC600和PC800） 400M的RDRAM带宽 =400MHz*(16/8)*2=1600MB/S

计算机组成原理第4章存储器系统

计算机组成原理第4章存储器系统

计算机组成原理第4章存储器系统存储器系统是计算机的核心组成部分之一，它用于存储和检索数据和指令。

在计算机组成原理中，存储器系统的设计和性能对整个计算机系统的性能有着重要的影响。

本章将介绍存储器系统的组成、层次结构以及存储器的性能评价等内容。

一、存储器系统的组成存储器系统由多个存储器模块组成，其中包括主存储器、辅助存储器以及缓存存储器等。

主存储器是CPU直接访问的存储器，用于存储程序和数据。

辅助存储器是主要用于长期存储数据和程序的存储器，例如磁盘、光盘等。

缓存存储器是位于CPU和主存储器之间的高速存储器，用于缓存主存储器中的数据和指令，以提高计算机系统的性能。

二、存储器系统的层次结构存储器系统的层次结构是指根据存储器的速度和容量，将存储器划分为多个层次，从而提供更高效的数据访问方式。

通常，存储器层次结构由多个层次组成，包括高速缓存、主存储器和辅助存储器。

高速缓存是存储器层次结构中最靠近CPU的一级存储器，其速度比主存储器快几倍或几十倍，容量较小。

它通过存储最近访问的数据和指令来提高访问速度，减少CPU等待数据的时间。

主存储器是存储器层次结构中的第二级存储器，其速度比辅助存储器快几百倍或几千倍，容量适中。

主存储器通过存储程序和数据来提供直接访问的能力。

辅助存储器是存储器层次结构中的最低级存储器，其速度比主存储器慢几个数量级，容量很大。

辅助存储器主要用于长期存储数据和程序，例如磁盘、光盘等。

三、存储器的性能评价存储器的性能主要包括存取时间和存储容量两个方面。

存取时间是指从CPU发出读/写指令到数据从存储器中被读取或写入CPU的时间间隔。

存取时间越短，存储器的性能越好。

存储容量是指存储器能够存储的数据和程序的大小。

存储容量越大，存储器的性能越好。

除了存取时间和存储容量，存储器的成本也是考虑的重要因素。

成本包括硬件成本和能源消耗成本，通常在存储器设计中需要在性能和成本之间进行权衡。

四、存储器系统的设计原则存储器系统的设计需要考虑以下几个原则。

计算机组成原理存储器

计算机组成原理存储器

Quiz
某一RAM芯片，容量为128K × 16位，除
电源和接地端外，该芯片管脚的最少数目
是（
）
A.25
B.33
C.34
D.35
地址线17+数据线16+片选线1+读写 控制线1=35
2、半导体芯片的译码驱动方式
线选法 重合法
如何由地址信息选中某存储单元
(1) 线选法
4.2
A3 0
字线
地0 A2 0 址
0,31
0 A3
X 地
X0
32×32
… …
0址
A2
译
0码
重能线合 够 数3法大目1,0有量，什减简矩么少化…阵好地芯处址片3呢译设1,3？码计1
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
练习1：某机字长16位，存储容量为64KB，若按字编址
，它的寻址范围是_____。
A 、 0-(64K-1) B、 0-(32K-1)
C 、0- 64K
D 、 0- 32K
练习2：某机字长32位，存储容量为4MB，若按字编址， 它的寻址范围是_____。
A、 0-(1M-1) B 、 0-(512K-1) C 、 0-(256K-1) D 、 0-256K
信息量。位/秒
为了提高存储器带宽，可以采用以下措 施：
缩短存取周期
增加存储字长，使每个存取周期可读/写更 多的二进制位数
增加存储体
二、半导体存储芯片简介
1. 半译读导码 /写体驱电动存路：储：能芯包把括片地读的址出基总放线本大送结器来构和的写地入址电信路号，翻用译

计算机组成原理存储器

计算机组成原理存储器

1、 计算分析:
❖ 2114得规格为1K*4,芯片地址线10条(A9—A0),数据线4条 ❖ 需4片2114,系统地址线12条(A11A10为片选线),数据线4条
2、 片选及 地址分析:
A11A10A9A8A7A6A5A4A3A2A1A0
0 0 0 ………………… 0 000-----3FF 1K 0 0 1 ………………… 1
利用光斑得有无表示信息
存储器分类
按存取方式分类
随机存取存储器
随机存取:可按地址访问存储器中得任一 单元,访问时间与地址单元无关
SRAM: RAM: 可读可写
DRAM:
MROM: 用户不能编程
ROM: 只读不写
PROM: 用户可一次编程 EPROM: 用户可多次编程
EEPROM: 用户可多次编程
存储器分类
主存储器分类
随机读写
半
存储器
导
RAM
体
存
储
器
只读 存储器
ROM
静态 RAM （ SRAM ） 动态 RAM （ DRAM ）
掩膜 ROM 可编程 ROM （ PROM ） 可擦除 ROM （ EPPROM ）
电擦除 ROM （ E 2PROM ）
•随机存取存储器RAM:可读可写、断电丢失
•只读存储器ROM:正常情况下只读、断电不丢失
主存储器得组成
存储体
驱动电路 地址译码器 地址寄存器
MAR
读 写 电 路
时序控制电路
数据 寄存
器
MDR
数据总线
地址总线
半导体存储器结构
地地
读
址址
写
①寄存储译体
存储体
电
AB 存• 存储码器芯片得主要部分,用来存路储信息

计算机组成原理-05存储系统

计算机组成原理-05存储系统
地址线 A13~A0
A13~A0 CS 16K×4
2个16K×4位芯片组成 16K×8位的存储器， 存储器字长8位。每个 芯片字长4位，每片有 14条地址线引出端，4 条数据线引出端
A13~A0
CS 16K×4
R/W
0101
D3~D0
R/W
1011
D7~D4
R/W
10110101
D3~D0
D7~D4
（2）写出片选信号的逻辑式。
（3）画出存储器与CPU的逻辑图。
解：
（1）存储器需要 4K 8 42 8 个2144芯片，2个芯 片1组，共4组。 1K 4
（2）
CS0 A11 A10 CS1 A11A10 CS2 A11 A10
CS3 A11A10
逻辑图
A11~A10 A9~A0
MREQ CPU
• 可以随机地按指定地址向存储单元存入或读出、或改写或删除信 息，并且无论向哪个地址进行读写操作所需要的时间完全相等的 存储器——随机存储器
• 存放正在运行的程序、数据，存放各种现场输入输出的数据、中 间运算结果，以及存放与外界交换的信息和作堆栈用。
静态随机存储器(Static RAM)
• 静态随机存储器有两个稳定状态表示1信息和0信息。 • 只要不断开电源，这种稳定状态会保持不变，直到写入新信息
• 刚出厂的产品，其熔丝是全部接通的，使用前，用户根据需要 断开某些单元的熔丝（写入）
• 是一次性写入的存储器，掉电后不会影响它所存储的内容。
100 011
可擦可编程ROM(Erasable PROM)
• 可以根据用户要求用紫外线擦去旧有的存储内容，然后改写进新 的程序，擦除和写入可以多次进行，且写入的内容不会因断电而 丢失，能长久保存。

计算机组成原理第三章第1讲存储器概述


3.1存储器概述
一、分类
• 按存储介质分类：
磁表面 半导体存储器 光存储器
• 按存取方式分类：
随机存取：内存 顺序存取：磁带，磁盘
• 按存储内容可变性：ROM，RAM
RAM：SRAM，DRAM ROM：掩模ROM/PROM/EPROM/EEPROM
读表3.1
3.1存储器概述
• 按信息易失性：
导入
思考：
上一章详细讲解了现实世界中的基本 信息类型怎样数字化的保存在计算机中， 具体地，二进制下的两种基本状态在计算 机中以什么样的硬件形式表现？如果要保 存，以什么样的信息记录方式存储？
计算机存储体系解决了信息的保存问 题。
3.1存储器概述
存储的基本单位：
• 存储位元：最小存储单位，保存一个bit • 存储单元：基本存储单位，若干个位组成 • 存储器：许多个存储单元组成
• 一般，一个字可以包含若干个字节
3.1.3主存储器的技术指标
存储容量：指一个存储器中可以容纳的存 储单元总数。
• 1KB=210B
• 1MB=220B • 1GB=230B • 1TB=240B
位 bit 比特 b 字节 Byte 字节 B
3.1.3主存储器的技术指标
• Kilobyte(KB)=1024B相当于一则短篇故事的内容。 • Megabyte(MB)=1024KB能保存一则短篇小说的内容。 • Gigabyte(GB)=1024MB相当于一部标清长电影容量。 • Terabyte(TB)=1024GB相当于一家大型医院中所有的X光图
总和。
3.1.3主存储器的技术指标
存取时间：又称存储器访问时间，指一次 读操作命令发出到该操作完成，将数据读 出到数据总线上所经历的时间。通常取写 操作时间等于读操作时间，故称为存储器 存取时间。

计算机组成原理9-存储器

29
ABC 0 0 00 0 0 11 0 1 02 0 1 13 1 0 04 1 0 15 1 1 06 1 1 17
ABC 0 0 00 001 010 0 1 13 100 1 0 11 1 1 02 111
30
奇偶校验码
• 奇偶校验码是主存采用的一种最简单的行之有效的方法。
1）构成法则：
1011 0001 1011 0001 1 1011 0001 0
//1的个数为奇数 //1的个数为偶数
校验码包含 有效信息和校验位
• 奇偶校验逻辑 主要采用异或门校验码的生成和检错。
32
奇偶校验码
校验位( 偶形成 ) ⊕
1：奇数个1 0：偶数个1
⊕
⊕
⊕⊕⊕⊕ D7 D6 D5 D4 D3 D2 D1 D0
37
海明校验
例：N=7，k=4 , r=3的海明码位数为：
位号 Pi占位
123456 7 P1 P2 A1 P3 A2 A3 A4
A1~A4 为有效信息， 海明码的每一位都被P1，P2，…，Pr中的一至若干位所校验。 规律：第i位由校验位位号之和等于i的那些校验位所校验。 如：第5位，被P1、P3校验，
• 部分译码方式 地址不唯一
A15 A14 A13 A12 A11 C A10 P U A9
A0
D4~D7 D0~D3
3/8
译码器
12
CPU和主存的连接
• 系统模式 1）最小系统模式 2）较大系统模式 3）专用存储总线模式 速度匹配与时序控制
CPU 操作和访存操作的时钟周期 时钟周期 总线周期：CPU通过系统总线对存储器的一次读 写操作。由数个时钟周期组成
A15 A14 A13 A12

计算机组成原理唐朔飞存储器


包括硬盘、软盘等，具有存储容量大、 价格相对较低、存储速度较慢等特点。
包括存储容量、数据传输速率、寻道 时间等。
磁盘存储器的读写原理
通过磁头在磁盘表面的读写操作，实 现对数据的存储和读取。
光盘存储器
光盘存储器的类型和特点
01
包括CD、DVD、蓝光光盘等，具有存储容量大、价格适中、可
携带性好等特点。
存储体
主存储器的主要部分，由大量的 存储单元组成，用于存储数据和 指令。
控制电路
根据控制总线上的控制信号，控 制存储器的读写操作。
主存储器的编址方式
1 2 3
线性编址
将主存空间看作一维的线性空间，地址从0开始 顺序编址。这是最简单、最常用的编址方式。
段式编址
将主存空间划分为若干个段，每个段内独立编址。 这种方式可以方便地实现不同程序或数据块的保 护和共享。
先进先出（FIFO）算法
选择最早进入Cache的数据块进行替换。这 种算法实现简单，但未考虑数据块的使用频 率，可能导致命中率降低。
最近最少使用（LRU）算法
选择最近一段时间内最少被访问的数据块进行替换 。这种算法考虑了数据块的使用频率，能够较好地 提高命中率。
最不经常使用（LFU）算 法
选择访问次数最少的数据块进行替换。这种 算法考虑了数据块的历史访问信息，但可能 受到初次访问数据块的影响。
CPU通过程序直接控制存储器的读写操作，这种方式简单直接，但效率较低。
中断控制传输
CPU通过中断方式控制存储器的读写操作，这种方式可以提高CPU的利用率，但需要额外 的中断处理程序。
DMA传输
DMA（Direct Memory Access）传输方式允许存储器和CPU之间直接进行数据传输，而不 需要CPU的干预，这种方式可以显著提高数据传输的效率。

计算机组成原理_存储器

计算机组成原理_存储器1. 存储器的分类2. 存储器的层次结构⼀般来说，存储器的速度越快，价格越昂贵，相应的容量越⼩。

存储器的层次结构主要体现在缓存-主存和主存-辅存这两个存储层次上。

① CPU和缓存、主存能够直接交换信息；②缓存能直接和CPU、主存交换信息；③主存可以和CPU、缓存、辅存直接交换信息；④辅存只能和主存直接交换信息。

缓存-主存层次主要解决CPU与主存速度不匹配的问题。

由于缓存的速度⽐主存的速度⾼，只要将CPU近期要⽤到的信息调⼊缓存，CPU就可以直接从缓存中获取信息，从⽽提⾼了访存速度。

主存-辅存层次主要解决存储系统的容量问题。

辅存的速度很低，不能直接与CPU进⾏信息交换，但其容量很⼤，可以⽤来存放⼤量暂时不需要信息。

缓存、主存、辅存的关系。

缓存、主存、辅存为当前计算机的三级存储系统，CPU⾸先访问速度最快的缓存Cache，⽽缓存中的数据由主存提供，称缓存中的数据为主存中数据的映射，主存中的数据是由速度最慢的辅存中获得的。

采⽤三级存储系统后，可以⼤⼤提⾼CPU⼯作效率。

3. 存储器的主要技术指标存储容量存储容量是指存储器中能存放⼆进制代码的总位数。

存储容量 = 存储单元个数 × 存储字长（单位为bit）存储容量 = 存储单元个数 × 存储字长 / 8 （单位为Byte）若MDR的位数为n，MAR的位数为m，则最⼤存储容量为 2^n × m存储速度存储速度是由存取时间和存取周期来表⽰的。

存取时间是指启动⼀次存储器读/写操作到完成该操作所需的全部时间。

存储周期是指存储器进⾏连续两次独⽴的存储器操作所需的最⼩时间间隔。

通常存取周期⼤于存取时间，存取周期 = 存取时间 +恢复时间存储器带宽存储器带宽指单位时间内存取的信息量，单位可以是Byte/s，bit/s等。

存储器的带宽决定了以存储器为中⼼的机器获得信息的速率。

4. 存储器的扩展由于单⽚存储芯⽚的容量总是有限的，很难满⾜实际的需要，因此必须将若⼲存储芯⽚连在⼀起，以扩展存储容量。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1.存储器一、单选题（题数54，共7 ）1在下述存储器中，允许随机访问的存储器是（）。

（1.2分）A、磁带 B 、磁盘 C 、磁鼓 D 、半导体存储器正确答案D2若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）。

（1.2分）A、4×10^6字节/秒B、4M字节/秒C、8×10^6字节/秒D、8M字节/秒正确答案C3下列有关RAM和ROM得叙述中正确的是()。

IRAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都是采用随机存取方式进行信息访问IIIRAM和ROM都可用做CacheIVRAM和ROM都需要进行刷新（1.2分）A、仅I和IIB、仅I和IIIC、仅I，II，IIID、仅II，III，IV正确答案A4静态RAM利用（）。

（1.2分）A、电容存储信息B、触发器存储信息C、门电路存储信息D、读电流存储信息正确答案B5关于计算机中存储容量单位的叙述，其中错误的是（）。

（1.2分）A、最小的计量单位为位（bit），表示一位“0”或“1”B、最基本的计量单位是字节（Byte），一个字节等于8bC、一台计算机的编址单位、指令字长和数据字长都一样，且是字节的整数倍D、主存容量为1KB，其含义是主存中能存放1024个字节的二进制信息正确答案C6若CPU的地址线为16根，则能够直接访问的存储区最大容量为（）。

（1.2分）A、1MB、640KC、64KD、384K正确答案C7由2K×4的芯片组成容量为4KB的存储器需要()片这样的存储芯片。

（1.2分）A、2B、4C、8D、16正确答案B8下面什么存储器是目前已被淘汰的存储器。

（1.2分）A、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器正确答案C9下列几种存储器中，（）是易失性存储器。

（1.2分）A、cacheB、EPROMC、FlashMemoryD 、 C D-ROM正确答案A10下面关于半导体存储器组织叙述中，错误的是什么。

（1.2分）A、存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号，就是存储单元地址D、同一个存储器中，每个存储单元的宽度可以不同正确答案D11在主存和CPU之间增加Cache的目的是什么。

（1.2分）A、扩大主存的容量B、增加CPU中通用寄存器的数量C、解决CPU和主存之间的速度匹配D、代替CPU中的寄存器工作正确答案C12下列关于闪存(FlashMemory)的叙述中，错误的是()。

（1.2分）A、信息可读可写，并且读、写速度一样快B、存储元由MOS管组成，是一种半导体存储器C、掉电后信息不丢失，是一种非易失性存储器D、采用随机访问方式，可替代计算机外部存储器正确答案A13某一DRAM芯片其容量为16K×1，该芯片地址线与数据线的最小引脚数目应为()。

（1.2分）A、8B、12C、10D、15正确答案A14在下列存储器中，存取时间的长短与信息所在的位置有关的是（）。

（1.2分）A、主存B、高速缓存C、磁带D、固存正确答案C15若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是什么。

（1.2分）A、10,4B、5,4C、10,8D、5,8正确答案A16在表示存储器容量时，1K×8表示（）（1.2分）A、有1000个存储单元，每个单元为8bitB、存储器中有8000个存储器单元C、有1k个存储器单元，每个单元可存一个字节D、访问时需要20位地址线正确答案C17已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应什么。

（1.2分）A、小于11B、等于11C、大于11D、大于等于11正确答案D18某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是什么。

（1.2分）A、00010001001101B、01000100011010C、10100011111000D、11010011101000正确答案C19一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中什么是正确的。

（1.2分）A、在200ns内，存储器能向CPU提供256位二进制信息B、在200ns内，存储器能向CPU提供128位二进制信息C、在50ns内，存储器能向CPU提供32位二进制信息D、以上都不对正确答案D20主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址是什么。

（1.2分）A、高速缓存地址B、虚拟地址C、主存物理地址D、磁盘地址正确答案C21地址总线A15(高位)～A0(低位)，用4K×4的存储芯片组成16KB存储器，则加至各存储芯片上的地址线是（）。

（1.2分）A、A15～A0B、A9～A0C、A11~A0D、A15~A4正确答案C22假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。

问主存地址为3000的单元的所在主存块对应Cache行号是什么。

（1.2分）A、13B、26C、29D、58正确答案C23下列存储器中，（）速度最快。

（1.2分）A、硬盘B、光盘C、磁带D、半导体存储器正确答案D24用1位奇偶校验能检测出1位错误的百分比为()。

（1.2分）A、0%B、100%C、50%D、无法计算正确答案B25动态半导体存储器的特点是（）。

（1.2分）A、在工作中存储器内容会产生变化B、每次读出后，需要根据原存内容重新写入一遍C、每隔一定时间，需要根据原存内容重新写入一遍D、在工作中需要动态地改变访存地址正确答案C26下列存储器中，CPU不能直接访问的是()。

（1.2分）A、硬盘B、内存C、 C acheD、寄存器正确答案A27需要定时刷新的半导体存储器芯片是什么。

（1.2分）A、SRAMB 、 D RAMC、EPROMD、FlashMemory正确答案B28若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是什么。

（1.2分）A、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-1正确答案A29组相联映象和全相联映象通常适合于（）。

（1.2分）A、小容量CacheB、大容量CacheC、小容量ROMD、大容量ROM正确答案A30表示主存容量，通常以（）为单位。

（1.2分）A、数据块数B、字节数C、扇区数D、记录项数正确答案B31有一主存-cache层次的存储器，其主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位，采用直接映像方式，若主存地址为35301H，且CPU访问cache命中，则在cache 的第什么(十进制表示)字块中(cache起始字块为第0字块)。

（1.2分）A、152B、153C、154D、151正确答案A32下列各类存储器中，不采用随机存取方式的是（1.2分）A、EPROMB 、C DROMC 、D RAMD、SRAM正确答案B33一般来讲，直接映象常用在（）。

（1.2分）A、小容量高速CacheB、大容量高速CacheC、小容量低速CacheD、大容量低速Cache正确答案B34在cache存储器系统中，当程序正在执行时，由什么完成地址变换。

（1.2分）A、程序员B、硬件C、硬件和软件D、操作系统正确答案B35假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。

（1.2分）A、0000HB、0001HC、0002HD、0003H正确答案D36假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为什么。

（1.2分）。