数字电路第四章实用组合逻辑电路的分析与设计2

数字电路与逻辑设计习题_4第四章组合逻辑电路剖析

第四章组合逻辑电路

一、

选择题

1．下列表达式中不存在竞争冒险的有 。

A.Y=B +A B

B.Y=A B+B C

C.Y =A B C +AB

D.Y =(A+B )A D 2．若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。

A.5

B.6

C.10

D.50

3.一个16选一的数据选择器，其地址输入（选择控制输入）端有

个。

A.1

B.2

C.4

D.16 4.下列各函数等式中无冒险现象的函数式有 。 A.B A AC C B

F ++= B.B A BC C A F ++=

C.B A B A BC C A F +++=

D.C A B A BC B A AC C B F +++++=

E.

B A B A A

C C B F +++= 5．函数

C B AB C A F ++=，当

变量的取值为 时，将出现冒险

现象。 A.B=C=1

B.B =C=0

C.A =1，C=0

D.A =0，B=0 6．四选一数据选择器的数据输出Y 与数据输入X i

和地址码

A i 之间的逻辑表达式为Y = 。

A.3X A A X A A X A A X A A 01201101001+++

B.001X A A

C.101X A A

D.3X A A 01

7.一个8选一数据选择器的数据输入端有 个。 A.1 B.2 C.3 D.4 E.8

8．在下列逻辑电路中，不是组合逻辑电路的有 。 A.译码器 B.编码器

C.全加器 D.寄存器

9．八路数据分配器，其地址输入端有 个。

A.1

B.2

C.3

D.4

E.8 10．组合逻辑电路消除竞争冒险的方法有 。

A. 修改逻辑设计

B.在输出端接入滤波电容

C.后级加缓冲电路

D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 位二进制代码。

A.2

B.6

C.7

D.8

12．用三线-八线译码器74LS 138实现原码输出的8路数据分配器，应 。 A.A ST =1，B ST =D ，C ST =0 B. A ST =1，B ST =D ，C ST =D C.A ST =1，

组合逻辑电路分析与设计实验报告

一、实验目的：

1. 掌握逻辑设计基本方法

2. 能够自己设计简单逻辑电路，并能用VHDL描述

3. 理解输出波形和逻辑电路功能之间的关系

二、实验设备与器材：

1. 实验箱一套（含数字信号发生器、逻辑分析仪等测量设备）

2. 电缆若干

三、实验原理：

组合逻辑电路是指由与或非门等基本逻辑门或它们的数字组合所构成的电路。对于组合逻辑电路而言，不需要任何时钟信号控制，它的输出不仅能直接受到输入信号的影响，同时还与其输入信号的时序有关，输入信号的任何改变都可能导致输出信号的变化，因此组合逻辑电路的输出总是与它的输入存在着一个确定的逻辑关系。

本实验通过学习与实践，让学生从具体的组合逻辑电路出发，逐步掌握数字逻辑电路设计技术，了解逻辑电路的设计过程，掌握用组合逻辑门件构成数字系统的方法，提高学生设计和分析组合逻辑电路的能力。

四、实验内容及步骤：

本实验的基本内容是设计一个可以进行任意二进制数求和的组合逻辑电路，并用VHDL语言描述该电路。其主要步骤如下：

1. 设计电路的逻辑功能，确定电路所需基本逻辑门电路元件的类型和数量。

2. 画出电路的逻辑图并进行逻辑延迟估算。

3. 利用VHDL语言描述电路功能，并利用仿真软件验证电路设计是否正确。

4. 利用实验箱中的数字信号发生器和逻辑分析仪验证电路设计是否正确。

五、实验结果与分析：

我们首先设计了一个可以进行单位位的二进制数求和的电路，即输入两个1位二进制数和一个进位信号，输出一个1位二进制数和一个进位信号。注意到，当输入的两个二进制数为同等真值时，输出的结果即为原始输入中的异或结果。当输入的两个二进制数不同时，输出需要加上当前进行计算的进位，同时更新输出进位信号的取值。

我们继续将此电路扩展到多位数的情况。假设输入两个n位的二进制数a和b，我们需要得到一个(n+1)位的二进制数c，使得c=a+b。我们需要迭代地对每一位进行计算，并在计算每一位时将其前一位的进位值也列入计算中。具体地，我们借助一个n位的进位信号，将每一位的求和结果同时传递给下一位的计算器中进行计算。

1 、学习目的

本章的基本任务是学习逻辑代数常用基本

定律、恒等式和规则;掌握逻辑代数的变

换与逻辑代数的卡诺图化简；熟练掌握组

合逻辑电路的分析设计方法。为学习数字

电路后续章节提供坚实的理论基础。

要求掌握得非常熟练2、本章学习要求

1）应熟悉的内容

A．组合逻辑电路的定义。

B．逻辑函数最简的标准。

2）应掌握的内容

A．无用项（任意项）的概念，表示。

3）应熟练掌握的内容

A．逻辑代数的基本定律和恒等式

B．逻辑代数的基本规则。

C．逻辑函数的代数变换与化简。

D．逻辑函数的最小项表示。逻辑符号图，真值表。

E．卡诺图化简法（二，三，四变量卡诺图的排列，逻辑函

数如何填卡诺图，逻辑相邻，化简步骤）。

F．组合逻辑电路的分析和设计方法。

G．组合逻辑电路中的竞争冒险产生的原因，类型，会用增

加冗余项的方法消除冒险。

3、本章重点难点分析

1）注意逻辑运算的优先顺序，按高到低排为：

“非”，“与”，“或”。在运用对偶和反演规则

时注意不能改变优先顺序。

2）对偶规则和反演规则在变换时，反号不做变换。

3）掌握P90表3.1.1的定律（注意等号两边的形式）思考：LABCDEL,?=+++=已知

A(BC)DE=+

AB+AC+BC=AB+AC增项消项法：

AB+AC+BCD=AB+AC推论

思考：AB+AC+BC(D+F)=?=AB+AC增加BC消去BC

组合逻辑电

路中消除冒

险组合逻辑电路

化简代数化简法：运用逻辑代数的基本定律和恒等式进行化简的方法。

1AAABBA方法：

并项法:

吸收法：A + AB= A

消去法：BABAA

CABABCAB

配项法：

CA=ABBAFEBCDABAL)(

CBCAABLCBAAB)(

A+AB=A+B

CBCAABLCBAACAAB)(

CBACABCA=ABCBA CBALBACCBA)(

)()(BCACACABAB1AA5）逻辑函数的代数化简与化简法

数字电路与逻辑设计第三版侯建军答案第四章

1.什么是组合逻辑电路? 组合逻辑电路的结构有什么特点?

答：如果一个逻辑电路在任何时刻产生的稳定输出仅取决于该时刻各输入取值的组合，而与过去的输入取值无关，则称该电路为组合逻辑电路。

从电路结构看，组合逻辑电路具有如下两个特点：

①电路由逻辑门电路组成，不包含任何记忆原件。

②电路中信号是单向传输的，不存在任何反馈回路。

2.组合逻辑电路中的竞争现象是什么原因引起的? 竞争可以分为哪几种类型?

答：组合逻辑电路中的竞争现象可以广义的定义为多个信号到达某一点有时差所引起的现象。

把不产生错误输出的竞争称为非临界竞争，而导致错误输出的竞争称为临界竞争。

3.组合逻辑电路中的险象一般以什么形式出现? 有哪些常用的处理方法?

答：组合电路中的险象是一种瞬态现象, 它表现为在输出端产生不应有的尖脉冲, 暂时地破坏正常逻辑关系。

处理方法有：

①增加冗余项消除险象

②增加惯性延时环节滤除险象

③引入选通脉冲避开险象 4.二进制并行加法器按其进位方式的不同可分为哪两种类型?

答：按其进位方式的不同, 可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。

5.二进制并行加法器采用超前进位的目的是什么?

答：简化电路结构，提高加法器的运算速度。

6.二进制译码器的基本功能是什么? 74138 的输出与输入构成何种关系?

答：二进制译码器的基本功能是将 n个输入变量变换成2n个输出函数,且输出函数与输入变量构成的最小项具有对应关系。

74138是一种3输入8输出译码器,其输出为输入变量构成的最小项之非。

7.多路选择器的基本功能是什么?

答：多路选择器（Multiplexer）又称为数据选择器或多路开关, 常用 MUX 表示。它是一种多路输入、单路输出的组合逻辑电路, 其逻辑功能是从多路输人数据中选中一路送至数据输出端, 输出对输入的选择受选择控制变量控制。