一种基于JTAG协议的嵌入式调试接口设计方法

第6卷第5期2007年10月 江南大学学报(自然科学版)Journal of Jiangnan U niversity(N atural Science Edition) Vol.6　No.5Oct.　2007　文章编号:1671-7147(2007)05-523-05 收稿日期:2006-04-16;　修订日期:2006-06-08. 基金项目:国家863计划项目(2004AA1Z1020). 作者简介:游海量(1969-),男,上海人,电路与系统专业硕士研究生. 3通讯联系人:严晓浪(1947-),男,浙江兰溪人,教授,博士生导师.主要从事SoC/ASIC 设计验证自动化等研究.Email :yan @一种基于JTAG 协议的嵌入式调试接口设计方法游海量,　葛海通,　严晓浪3(浙江大学超大规模集成电路研究所,浙江杭州310027)摘　要:提出了一种新的嵌入式调试接口设计方法,设计者可以重用J TA G 标准的串行接口进行监视,跟踪并分析在嵌入式微处理器上运行的程序.通过采用调试接口电路的流水线映像寄存器组和特殊数据通路,可以避免在CPU 关键路径上插入扫描链实现“非侵入性”的调试功能.为了提高J TA G 接口的数据传输效率,指令寄存器和相关控制逻辑被重新设计.在J TA G 转换器的设计中,提出如何通过采用J TA G 调试代理协议来简化调试工具的移植,这种方法通过了硅验证,调试接口已被成功应用于C K510平台上.关键词:嵌入式调试接口;中央处理器;扫描链;映像寄存器;IEEE1149.1协议(J TA G )中图分类号:TP 334.7文献标识码:AA Method of Embedded Debug InterfaceB ased on JTAG ProtocolYOU Hai 2liang ,　GE Hai 2tong ,　YAN Xiao 2lang 3(Institute of VL SI Design ,Zhejiang University ,Hangzhou 310027,China )Abstract :A new design met hod for embedded debug interface is presented.Designers can reuse J TA G standard serial port to monitor ,t race ,and p rofile t he execution of t he programs running on an embedded microp rocessor.By using pipeline shadow registers and special data pat h in debug interface circuit ,scan chain is no longer needed to insert in t he critical pat h of CPU to facilitate non 2int rusive debug capability.To imp rove data t ransmission rate of J TA G interface ,inst ruction register and related co nt rol logic are redesigned.J TA G proxy debug p rotocol is also illust rated in J TA G p rotocol converter implementation to facilitate t he porting of debug tools.The solution has been p roven by silicon ,and debug interface is successf ully implemented in C K510platform.K ey w ords :embedded debug interface ;CPU ;scan chain ;shadow register ;IEEE1149.1(J TA G ) 随着芯片设计复杂度的不断提高,嵌入式系统调试已成为产品上市时间(Time to Market ,T TM )的重要组成部分[1].因此,一个功能强大而且使用方便的调试接口,对于缩短T TM 及保证开发产品的质量来说是必不可少的工具.现在工业界大多在嵌入式CPU 设计中集成了调试接口电路,利用J TA G 边界扫描协议[2],实现了系统级和芯片级的测试、诊断和调试[3].调试接口电路的传统实现方法是在需要观测的电路周围插入扫描链[4],通过J TA G 接口设置和读取CPU 的工作状态.A RM 公司在设计Embedded ICE 宏单元时采用了2条扫描链[5].这种方法的不足之处,是一些需要观察的状态可能处在CPU 的关键路径上,而在这些关键路径上插入扫描链会影响CPU 的性能.另外,这种机制缺乏灵活性,由于扫描链的数目和长度是固定的,通过J TA G 接口的数据传输速度不可避免地受到扫描链长度的限制.文中提出了一种新的基于J TA G 协议的嵌入式调试接口的设计方法,分别介绍了调试接口电路和J TA G 协议转换器的设计思路.在调试接口电路设计中,通过引入流水线映像寄存器组和特殊的数据通路,避免了在CPU 的关键路径插入扫描链.通过对指令寄存器的重新设计,调试接口电路的状态/控制寄存器可以有不同的地址,避免了由于受到扫描链长度的限制而影响J TA G 接口的数据传输速度.在J TA G 协议转换器设计中,通过采用J TA G 调试代理协议和调试主机通信,简化了调试工具的移植.1　调试系统的总体结构 调试系统是一种分布式的系统,调试工具运行在宿主机端,而被调试的可执行代码运行在目标机端[6].调试接口需要建立一种通信机制实现调试主机和目标硬件的底层通信[7].图1显示了调试系统的结构框图.调试系统由调试工具、调试主机、J TA G 协议转换器、调试接口电路和待调试CPU 组成.图1　调试系统的结构框图Fig.1　B lock diagram of debug system调试工具是调试系统与用户的接口,主要用于发出调试命令;调试主机是运行调试工具的计算机,通过J TA G 协议转换器与目标调试系统通信;协议转换器将调试命令转换为J TA G 接口协议的串行指令,送入目标调试系统的相关寄存器中;目标调试系统执行协议转换器发出的指令,从而完成1条调试命令的执行.2　调试接口电路 如图2所示,调试接口电路的控制逻辑由命令寄存器、译码器、调试逻辑的状态/控制寄存器等所构成.在1个符合J TA G 边界扫描协议的TA P 状态机的控制下,通过对指令寄存器和状态/控制寄存器的读写,来实现对CPU 片内集成的调试逻辑(跟踪逻辑、硬件断点逻辑、跳转目标地址FIFO 等硬件电路)的控制.图2　调试接口的控制逻辑电路Fig.2　Control logic diagram of debug interface 工作时指令寄存器作为TA P 状态机的指令寄存器(IR ),调试逻辑的状态/控制寄存器都作为TA P 控制机的数据寄存器(DR ).当TA P 状态机处于SHIF T 2IR 状态时,命令通过移位寄存器串行输入,当TA P 状态机处于U PDA TE 2IR 状态时,命令载入指令寄存器.当TA P 状态机处于CA P TU RE 2DR 、SHIF T 2DR 和U PDA TE 2DR 等状态时[2],指令寄存器选择调试逻辑的某一个或某一组状态/控制寄存器作为数据寄存器来进行存取.在传统的扫描链方式下,指令寄存器用来选定某一条扫描链[8].在这条扫描链上可能有很多状态/控制位,而只有一部分信息对本次操作是有意义的,这样移位操作会受到扫描链长度的限制,从而影响J TA G 接口的数据传输速度.在调试接口电路的设计中,指令寄存器的功能被重新定义.其中的寄存器选择位指定了读/写操作所要对应的寄存器,通过译码器产生相关状态/控制寄存器的选择信号,同时也指定了TA P 状态机的SH IF T 2DR 周期数.这种机制有很大的灵活性,每次对不同的状态/控制寄存器的存取操作,串行移位周期和相关的寄存器长度一致,这样可以极425 江南大学学报(自然科学版) 第6卷　大地提高J TA G 接口的数据传输效率.为了避免在CPU 关键路径插入扫描链,在设计中引入了一组保存了CPU 流水线状态信息的映像寄存器,通过特殊的数据通路,实现了对CPU 内部逻辑的调试功能,见图3.图3　含有调试接口电路的CPU 内部结构Fig.3　CPU internal block diagram with embeddeddebug interface circuit 映像寄存器组包括指令寄存器映像、操作数寄存器映像、PC 寄存器映像、调试控制/异常状态寄存器和CPU 状态寄存器映像.映像寄存器作为调试接口中的数据寄存器,调试主机可以通过J TA G 接口来设置和读取该映像寄存器组.其实现方法概括如下: 1)当CPU 进入调试模式时,CPU 直接将下一条指令的地址保存到PC 寄存器映像,将CPU 状态寄存器保存到调试模块中的CPU 状态寄存器映像;2)当CPU 进入调试模式之后,为了不增加额外的硬件开销,将由调试电路控制指令高速缓存,取得下一条指令代码,保存在指令寄存器映像中.如果访问指令告诉缓存产生异常,将异常写入调试控制/异常状态寄存器;3)CPU 可以不退出调试模式执行调试主机给出的指令,此时需要通过指令寄存器映像来设置CPU 将要执行的指令.同时,调试电路负责产生响应的控制信号,使得执行单元在完成该指令之后,让CPU 维持在调试模式下,而不执行其他的指令;4)当CPU 不退出调试模式执行调试主机给出的指令时,通过调试控制/状态寄存器将操作数寄存器映像设置为源操作数还是目标操作数;5)退出调试模式时,通过设置该寄存器组中的PC 寄存器映像来设置程序开始运行的起始地址;通过设置该寄存器组中的CPU 状态寄存器映像来设置CPU 运行的状态.由于这些寄存器工作在CPU 的时钟域中,可以在CPU 时钟的速度上执行调试指令;而且调试电路的逻辑不在CPU 的时序关键路径上,不影响CPU 运行最高频率.同时,这个机制可伸缩性强,当CPU 微结构复杂度提高之后,只需要增加相应的映像寄存器来观察CPU 的内部状态,而不会增加CPU 设计的复杂度.3　J TA G 协议转换器 由于调试工具并不实现对底层目标硬件的支持,在J TA G 协议转换器与调试主机的接口设计中采用了J TA G 调试代理协议.通过使用与目标硬件无关的调试代理协议,可以简化调试工具的移植.只要在调试主机中实现了对调试代理协议的支持,就可以实现对目标硬件的支持.在调试代理协议中,调试步骤被抽象成十几种原语操作(读/写内存、读/写CPU 寄存器、块读/写、设置硬件断点、单步执行和退出调试模式操作等),这些操作都是调试过程中通用的操作,与目标硬件无关.调试主机负责解析可执行文件,接收用户发出的调试指令,并且将其变成一系列调试原语操作.协议转换器接收用户的发来的调试原语操作,按照J TA G 协议发送相应指令到调试硬件接口,控制调试指令执行,读写调试数据,并将取得的调试数据返回给上层的用户接口.协议转换器的物理层需要支持双向通信能力以满足协议转换器和调试主机的数据交换.在设计中采用了增强型并行口(Enhanced Parallel Port ,EPP )协议,EPP 接口协议通过硬件自动握手,能达到500K B/s ～2MB/s 的高速数据通信[9].在开始调试进程后,调试主机与协议转换器的物理层协商进入EPP 模式.在EPP 模式下,物理层有4种工作模式:地址读/写操作和数据读/写操作,其中数据读/写操作实现了调试数据的双向通信.在结束调试进程前,调试主机会请求终止EPP 模式,引导协议转换器的物理层安全地退出EPP 模式.图4是EPP 模式的状态转换图. 协议转换器解析调试主机发送的调试原语操作.这十几种原语操作可以归结为2类:一类是设置硬件断点、单步执行、退出调试模式等操作,另一525　第5期游海量等:一种基于J TA G 协议的嵌入式调试接口设计方法类是读/写内存、读/写CPU寄存器、块读/写操作.图4　EPP模式状态转换Fig.4　EPP status transition diagram 对于第一类操作,协议转换器的工作主要是控制相关调试逻辑的状态/控制寄存器.比如在执行设置硬件断点操作时,协议转换器需要设置断点逻辑的地址寄存器、掩膜寄存器和计数器,然后通过流水线映像寄存器组保存CPU的状态信息,并退出调试模式.当断点条件满足时,断点逻辑会触发CPU重新进入调试模式.对于第二类操作,协议转换器需要通过执行CPU指令来完成对CPU内部寄存器和内存的读写操作.协议转换器通过对映像寄存器的设置,控制CPU在不退出调试模式的情况下执行指令.其具体的硬件操作过程是:1)需要执行的指令由指令寄存器映像给出,该指令只允许在调试模式下执行;2)当CPU已经处于调试模式下,而且指令提取单元不在提取PC地址的指令时,指令执行单元会执行指令寄存器映像的指令;3)当CPU不退出调试模式执行指令时,调试控制/异常状态寄存器的一个控制位会选择,是将操作数映像是作为源操作数还是目标操作数,如果是目标操作树,执行结果将写入操作数映像.协议转换器控制含有调试接口电路的CPU执行不退出调试模式指令的流程见图5.图5　CPU不退出调试模式执行指令的流程Fig.5　Flow diagram of CPU executing instructions in debug mode 通过采用上述机制,在协议转换器的设计中,只要增加少量的控制逻辑就可以实现代码下载加速的功能.这个功能对于嵌入式软件调试是非常重要的.因为在软件调试初期,需要经常修改代码并下载到目标硬件,如果J TA G协议转换器能提供较快的下载速度,就可以缩短软件的调试周期.625 江南大学学报(自然科学版) 第6卷　4　实验方法 介绍了基于J TA G 协议的嵌入式调试接口电路和J TA G 协议转换器的设计方法.所有硬件模块均成功地应用于中天微系统公司自行开发和移植的拥有自主知识产权的32位嵌入式CPU (C K510)和配套的调试器(GDB )上. 实验1选用了Dhrystone 基准测试程序,以及μcos 2II 和μClinux 2个嵌入式操作系统作为测试实例.分别采用GDB 模拟器和中天自行设计的评估板(C K ・EVB )作为测试平台.C K ・EVB 使用C K510处理器,提供J TA G 调试代理方式.GDB 模拟器和J TA G Proxy 的调试方式比较见表1.表1　G DB 模拟器和JTAG Proxy 调试方式的比较T ab.1　G DB simulator and JTAG proxy debug modecomparison Testbench Dhrystoneμcos 2II μClinux G DB 模拟器支持不支持不支持C K ・EVB支持支持支持 由表1可知,由于GDB 模拟器只能做到指令集模拟,无法仿真系统板上一些外围设备,所以对操作系统调试不予以支持.C K ・EVB 由于支持“非侵入性”的调试功能,能够支持对全部程序进行源码级调试.实验2选用了Bootloader 和μClinux 作为测试实例,统计了使用J TA G 协议转换器的代码下载速度,见表2. 由表2可以说明,使用协议转换器可以很好地满足嵌入式软件代码下载的速度要求.表2　JTAG 协议转换器代码下载速度T ab.2　Dow nload speed using JTAG protocol converter Testbench Size/K B Time/s Rate/(B/s )Bootloader92.4<0.5247127μClinux896.53.52497325　结　语 通过文中介绍的嵌入式调试接口,调试工具可以很方便地被移植,从而实现各种复杂的在线调试功能.由于其硬件设计的方法具有通用性,所以对于其他嵌入式CPU 调试接口的设计,具有很好的参考价值.参考文献:[1]J ung D Y ,Kwak S H ,L EE M K.Reusable embedded debugger for 32bit RISC processor using the J TA G boundary scanarchitecture ,Proceedings of 2002Asia 2Pacific Conference on ASIC [C].Taipei :IEEE SSCS ,2002:2092212.[2]IEEE.IEEE standard test access port and boundary scan architecture.IEE std 1149.122001[S ].Detroit USA :TheInstitute of Electrical and Electronics Engineers ,Inc.,2001:12208.[3]Bannatyne R.Debugging aids for system 2on 2a 2chip [C].USA :DesignCon ’1998,IEC ,1998:1072111.[4]吴皓,刘鹏.基于J TA G 的DSP 处理器嵌入式调试接口设计[J ].计算机工程,2005,31(1):2282230.WU Hao ,L IU Peng.Implementation of debug interface of DSP processor based on J TA G architecture [J ].Computer Engineering ,2005,31(1):2282230(in Chinese ).[5]Furber S.ARM SoC 体系结构[M ].田泽,于敦山,盛世敏,译.北京:北京航空航天大学出版社,2003:1982202.[6]Akgul T ,Kuacharoen P ,Mooney V ,et al.A debugger R TOS for embedded systems [C ].Poland :27th EuromicroConference 2001,2001:2642269.[7]Torre D L ,G arcia M ,Riesgo T ,et al .Nonintrusive debugging using the J TA G interface of FP GA 2based prototypes [J ].Industrial Electronics ,2002(3):6662671.[8]ARM Ltd.The ARM7TDMI debug architecture application note 28[EB/OL ].(2004211223)[2005212228]http ://www./20041123.html.[9]IEEE.IEEE standard signaling method for a bidirectional parallel peripheral interface for personal computers.IEEE Std128422000[S].Detroit USA :The Iustitute of Electrical and Electronics Engineers ,Inc.,2000:1277.(责任编辑:彭守敏)725　第5期游海量等:一种基于J TA G 协议的嵌入式调试接口设计方法。