下载文档原格式
数字逻辑复习第一章开关理论考点：1.进制的转换（选择填空）2. 逻辑函数的化简3. 卡若图化简4. 用与非门进行逻辑设计课后试题用布尔代数化简下列各逻辑函数表达式(1) F二A+ABC+A BC +CB+C B = A+BC+C B⑵ F = (A+B+C )(A+B+C) = (A+B)+C C =A+B(2) F = ABC D +ABD+BC +ABCD+B = AB+BC+BD (3) F= AC ABC BC ABC = BC (5) F= (^~B) (A B) (AB)(AB) = AB9.将下列函数展开为最小项表达式(1) F(A,B,C)= 艺(1,4,567)(2) F( A,B,C,D)=艺(4,5,6,7,9,12,14)10.用卡诺图化简下列各式(2) F ABCD ABCD AB AD ABC\ABCD 00 01 11 10 00 101 ①厂1 ①11 ①厂〔1 ①;10 ①<1 ①丿化简得F AB AD AC11.利用与非门实现下列函数，并画出逻辑图F=(A B)(C D)=(AB)(CD)AD 化简得F=AB参考试题：1、F i (A, B,C) AB AC BC A C (用代数法化简)F 1 A(B 1) AC BC C A AC B C A C C B 12、F 2(A,B,C,D)m (4,6,8,9,10,12,13,14) d (0,2,5)、CD11 10AB\ oo 01 00 xlX 01 1 X1 11 fl r1 10 u1.[1F 2 D AC答：Y = A'BC +(A+B')C =( A'B ) C +( A'B ) ' C = C 4.什么叫组合逻辑电路中的竞争一冒险现象？消除竞争一冒险现象 的常用方法有哪些？ 答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争一冒 险现象。
消除竞争一冒险现象的常用方法有：接入滤波电容，引入选通 脉冲，修改逻辑设计。
数字逻辑电路复习提纲一、填空题：2．在常用的BCD码中，根据编码规律，BCD码可以分为有权BCD码和无权BCD ；5．触发器是功能最简单的时序逻辑电路，具有0、 1 两个稳定状态；7．单稳态触发器被广泛应用于脉冲整形、延时和定时；8．模数转换器（ADC）和数模转换器（DAC）的重要技术指标是转换精度和转换速度；9．逻辑函数常用到的表示方法有真值表、卡诺图、函数式、逻辑图和波形图；11．在数字电路中，晶体管经常作为开关元件使用；12．应用最广泛的集成电路是TTL电路和 CMOS 电路；20.555定时器是一种中规模集成电路，只要在其外部配上适当的电阻电容元件，就可以方便的构成脉冲产生电路和整形电路；21.D型触发器的逻辑功能是Q n+1 = D ；22.门电路是CMOS集成电路最基本的逻辑单元；23.n位触发器构成的环形计数器，也是一个 n 分频电路；24.常用的七段数码管有共阳数码管和共阴数码管之分；25.一个触发器可存储 1 位二进制数码；26.移位寄存器不但具有存储代码的功能，而且具有移位功能。
27.根据所完成的逻辑功能，译码器可分为变量译码器和显示译码器；28.在多级逻辑电路中，一般都会出现竞争现象；29.多谐振荡器是一种自激振荡器；30.寄存器是具有存储功能的逻辑部件；31.N进制计数器就是 N 分频器；32.按计数的增减，可以把计数器分成加法计数器、减法计数器和可逆计数器三种；33.存储 n 位二进制码需用 n 个触发器；34.同步触发器的共同缺点是存在空翻现象；35.D触发器具有 2 个稳定状态；二、单项选择题1.同步触发器的最显著特点是（ C ）A.控制方便B.ＣＰ触发C. 时钟电平直接控制D.脉冲延时2.n位触发器构成的扭环形计数器，其无关状态数有（ D ）A.2 n-n个B.2 n-1个C.2n个D.2 n-2n 个3.下列门电路属于双极型的是( A )A.OC门B.PMOSC.NMOSD.CMOS4.无论使用何种进位计数制，数值的表示都包含两个基本要素，即（ C ）A.位数和位权B.基数和位数C.基数和位权D.位数和权数5.不是由集成定时器555构成的电路是（ A ）A.寄存器B.施密特触发器C.单稳态触发器D.多谐振荡器6.在数模转换电路中分辨率是用于表征其输出电压变化量的（ A ）A.最小值B.最大值C.中间值D.最大和最小值7.对一般触发器，当满足Q n+1 = Q n时，具有的功能是（ B ）A.记数B.保持C.不定D.置08.下列不属于OC门应用方面的是（ D ）A.线与B.驱动C.电平转换D.加法运算R引脚为0时，触发器的状态为 ( B )9.触发器的DA.1B.0C.翻转D.保持三、简答题1.对组合逻辑电路进行设计的一般步骤有哪些？（63页）答：（1）逻辑抽象分析设计要求，把实际要求的一般性描述转化为逻辑描述。
数字逻辑课程基本概念复习题：1．数字电路是以 二进制逻辑代数 为数学基础。
2．数字电路既能进行逻辑运算又能进行 算术 运算。
3．数字电路中的常数是 时间常数 。
4．卡诺图化简逻辑函数的原理是利用相邻的两个最小项可消去 一个变量 。
5．最简逻辑函数是指在实现它的逻辑功能时，所用的 逻辑门 最少，每个门的 种类 最少。
6．存储器的逻辑芯片有一个引脚标有CS ，它的作用是 控制输入端 。
7．存储器ROM 的英文名称是：Read only Memory ；它的特点是 只能读，断电后数据不消失 。
8．数字逻辑电路中的常数是 0和1 。
9. 数字逻辑门的逻辑功能是 与 或 非 。
10．由8位信息码和1位校验码构成为110011011，它是 偶 校验码。
11．数字逻辑中基本的逻辑运算有： 与 或 非 。
12． TTL 与非门某引脚悬空，则相当于接入了逻辑 1 。
13．存储器ROM 的连接线有 地址 总线、 数据 总线和 控制 总线。
14．n 个变量函数的全体最小项之和（或）为 1 。
15．给35个字符编码，至少需要 6 位二进制数。
16．34+48和数的8421BCD 码是 。
17．AB B A F +=的对偶式是 。
18．在4选1数据选择器中，需要 16 位地址控制代码。
19．设逻辑函数BD ABC F +=，其最小项的标准表达式是m5+m13+m14+m15 。
20．数字系统中的8421BCD 码是用 4 位二进制数表示一位十进制数。
21．在下图所示的（a ）（b ）两图中，要实现“与”逻辑功能，正确的接法是 图。
在（c ）（d ）两图中，要实现“或”逻辑功能，正确的接法是 图。
22．现有一逻辑函数ABC BC A C AB C B A C B A F +++=),,(，根据最小项的性质，三个输入变量有8个最小项，那么函数中只出现了四个最小项，还有四个最小项没有出现的原因是 ABC 中不能同时出现2个或3个0电位 。
卡诺图化简法的要点•将逻辑函数化为标准形式（或真值表）•填卡诺图•圈卡诺圈（满足2"个方格要求、尽可能大、不遗漏）•根据卡诺圈写出化简后的逻辑函数•若有必要，运用反演律对所得结果进行变换2011-06-22 ■HBV纒雾.... ..tipi' T / ~W -WR -'数字逻辑基础22利用卡诺图运算来进行逻辑化简逻辑函数—卡诺图逻辑函数的运算—卡诺图的运算卡诺图的运算—对应的方格进行运算证明(以“与”运算为例)：设/=Z%A=Z^W，则有f-f2=Z^1i m i*Z a2=Z(a U*a2i)m i+Z*a2i)m i m j=Z(a U，a2i Mi i^j i 证明的最后一步运用了最小项的性质2不完全确定的逻辑函数的化简不完全确定的逻辑函数：由打个逻辑变量构成的逻辑函数中，有效的逻辑状态数小于2〃个。
那些无效的状态或者是不可能出现，或者无意义。
这些无效的状态被称为任意项，或称为无关项、约束项、禁止项，等等使用异或函数的卡诺图化简异或运算的性质：d㊉5 = 5㊉d ㊉5)㊉C = ^㊉㊉C) = ^㊉5㊉Cd e o = d, d㊉ i=d d㊉d=0，d㊉d=id㊉5 = d㊉5 = d㊉5lipt T rn多输出逻辑函数的化简•考虑公共蕴涵的使用•公共蕴涵也是越大越好•有时在寻找公共蕴涵过程中会有多种可能的方案出现，这时要根据实际情况作一定的取舍，部分地要依赖于人为的经验影射变量卡诺图化简•在影射变量卡诺图的每个方格中，不但可以包含0, 1和任意项，还可以包含变量和函数（代入定理）。
第2章组合逻辑电路本章要求＞掌握组合逻辑电路的基本分析方法和一般设计过程＞掌握常见逻辑模块的功能及其使用＞掌握实际逻辑电路中冒险现象的形成原理及其防止方法一般分析过程•确定电路结构为组合电路•逐级分析，或划分模块后分析。
得到逻辑表达式或真值表•分析得到的逻辑表达式或真值表，得出电路的功能描述常用组合逻辑模块•组合逻辑模块是一些基本的逻辑单元•熟悉组合逻辑模块的结构与功能，可以帮助分析复杂的逻辑结构•在设计逻辑电路时，可以从逻辑模块出发进行设计。
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为 CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为 AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A. 10 101B. 0010 0101C. 100101D. 101015．在一个8位的存储单元中，能够存储的最大无符号整数是 CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为 ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B 。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28. 常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用 1和 0来表示。
《数字逻辑》复习资料与逻辑表达式A+ABC 相等的式子是A。
组合逻辑电路通常由逻辑门电路组合而成。
交流电压不是数字信号。
脉冲异步时序逻辑电路不允许两个或两个以上输入信号同时为1。
格雷码不是BCD码，组合逻辑电路输出与输入的关系可用真值表描述。
基本R-S触发器对输入信号有约束。
构造1个模5同步计数器，需要3个触发器。
表示任意1位十进制数，需要4位二进制数。
n个变量组成的最小项m i，具有n个相邻最小项。
触发器有2个稳态。
实现2个4位二进制数相加的组合电路，应有5个输出函数。
组合逻辑电路中的险象是由电路中的时延引起的。
若已知XY＋YZ＋YZ=XY＋Z，判断等式(X+Y)(Y+Z)(Y+Z)=(X+Y)Z 成立的最简单方法是依据对偶规则。
全加器有2个输出端。
逻辑代数中，若有AB=A+B,则有A=B。
时序逻辑电路有记忆功能。
最简电路不一定是最佳电路。
数字电路只能处理数字信号。
二进制数+0.0001的反码为0.0001，补码为0.0001。
数字电路有或、与、非三种基本运算。
二进制数10001010对应的十六进制数为8A，八进制数为212。
逻辑函数中对于任一组输入变量，其全体最小项之和为1，最大项之积为1。
简述组合逻辑电路分析的步骤。
（1）根据逻辑电路图写出输出函数表达式。
从输入端开始往输出端逐级推导，直至得到所有与输入变量相关的输出函数表达式（2）化简输出函数表达式使用代数法、卡诺图法进行输出函数表达式化简。
（3）列出输出函数真值表根据输出函数最简表达式，列出输出函数真值表。
（4）功能评述概括出对电路逻辑功能的文字描述，并对原电路的设计方案进行评定，必要时提出改进意见和改进方案。
什么是数字电路？简述数字逻辑电路的特点。
1）数字电路：用来处理数字信号的电子线路称为数字电路。
2）数字逻辑电路的特点：（1）电路的基本工作信号是二值信号。
（2）电路中的半导体器件一般都工作在开、关状态。
（3）电路结构简单、功耗低、便于集成制造和系列化生产；产品价格低廉、使用方便、通用性好。
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。
《数字逻辑技术》期末考试复习指导性资料( 特别说明: 仅供老师总复习课使用, 不提供给学生电子版和复印件)教材: 王毓银主编数字电路逻辑设计( 第二版) 12月-3-6第 1 章绪论1、数字信号、模拟信号的定义与两者的区别。
2、十进制、二进制、八进制、十六进制数的相互转换。
总结1: 将十进制转换为R进制方法。
示例: P5例1–4: 把十进制53转换为二进制和八进制。
总结2: 2k进制之间的转换方法。
示例: P6: 将二进制数110101.转换为八进制和十六进制。
3、常见的BCD代码( p7 表1–3–1) 。
示例: P9: 把十进制863转换为8421BCD码。
4、算术运算、逻辑运算的定义与两者的区别。
总结: 本书采用正逻辑系统, 即用”1”表示高电平, 用”0”表示低电平。
第 2 章逻辑代数基础1、掌握逻辑函数与、或、非基本运算及常见复合逻辑运算( 与非、或非、与或非、异或) 。
·教材p15图2–1–4 与、或、非逻辑符号的识别。
· p17图2–1–5 复合逻辑符号: 与非、或非、与或非、异或、同或逻辑符号的识别。
示例: W2–11: 写出下列逻辑运算结果:( 1) 1⊕1⊕1⊕……⊕1= 其中”1”的个数为偶数( 2) 1⊕1⊕1⊕……⊕1= 其中”1”的个数为奇数( 3) 1⊙1⊙1⊙……⊙1= 其中”1”的个数为偶数( 4) 1⊙1⊙1⊙……⊙1= 其中”1”的个数为奇数· 教材p15公式( 2–1–1) ~ p20公式( 2–1–20) 的理解、 运用。
· 教材p14表2–1–4 ~ p19表2–1–11的理解、 运用。
2、 掌握逻辑函数的几种表示方法( 真值表、 逻辑函数、 逻辑电路图、 卡诺图、 波形图、 VHDL) 及相互之间转换。
何种表示方法是唯一的?总结: 真值表、 卡诺图和波形图是唯一的。
3、 掌握最小项及最小项逻辑表示式概念( p28–p30) 的理解、 运用。
第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD ：二B 到十D 到BCD ，二B 到十六H ，二B 到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD 码表示；4、有权码和无权码有哪些？BCD 码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray 码 例：1、（1100110）B =（0001 0000 0010）8421BCD =（102）D =（ 66 ）H =（146）O （178）10=（）2=（0001 0111 1000 ）8421BCD =（B2 ）16=（ 262）82、将数转换为十六进制数为（ A ） A. B. C. D.3、在下列一组数中，最大数是（ A ）。
A.(258)D 1 0000 0010B.(1 0000 0001 )B 257C.(103)H 0001 0000 0011 259D.(0010 0101 0111 )8421BCD 2574、若用8位字长来表示，（-62）D =( 1011 1110)原5、属于无权码的是（B ）码 B.余3 码 和 BCD Gray 的码 码 D.自然二进制码6、BCD 码是一种人为选定的0～9十个数字的代码，可以有许多种。
（√ ） 第二章 逻辑代数基础1、基本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的基本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简（有约束的和无约束的）。
例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（ A ）逻辑关系。
A 、与B 、或C 、非2、数字电路中使用的数制是（ A ）。
A ．二进制B ．八进制C ．十进制D ．十六进制 3、和逻辑式AB 表示不同逻辑关系的逻辑式是（ B ）。
一、 计算题 1、证明公式CABACAAB)( 2、证明公式DBBDACBDDBC))(( 3、证明CACBBACBAABC 4、证明DBACDDABDBA 5、证明BABCBAABC)( 6、证明公式ACCBBAACCBBA 7、用卡诺图化简ABDCDBBCACF 8、化简F(A,B,C,D)=∑m(1,3,4,9,11,12,14,15) + ∑d(5,6,7,13) 9、ACBCADCBABDCAF化成最简与非与非式 10、将)7,5,2,0()6,4,1(),,(dCBAY化成最简与非与非式 11、将)15,14()1110875320(),,,(dDCBAY，，，，，，，化成最简与非与非式 12、将)15,14,12()1110875320(),,,(dDCBAY，，，，，，，化成最简与非与非式 13、分析所示电路逻辑功能。 14、四路数据选择器的选择控制变量01AA分别接A，B，数据输入端3210,,,DDDD依次接C，0,0,C，试分析该电路实现何功能。 15、判断下列函数是否存在冒险，并消除可能出现的冒险 16、分析下图所示计数器为模多少。 17、分析下图所示电路的功能。 18、根据下面的流程表，写出总态响应序列。 二次状态 y2 y1 激励状态Y2Y1 输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 01 01 10 0 0 1 00 0 1 1 00 01 01 1 1 0 00 01 11 0 输入x2x1变化序列为： 00 -> 10 -> 11 -> 01 -> 00 -> 01 -> 11 -> 10 19、根据下面的流程表，写出总态响应序列。 二次状态 y2 y1 激励状态Y2Y1/输出Z x2x1=00 x2x1=01 x2x1=11 x2x1=10 0 0 ○00/0 ○00/1 01/d 11/d
0 1 00/d ○01/0 ○01/0 10/d 1 1 00/d 00/d ○11/1 ○11/1
1 0 11/d 01/d 11/d ○10/0
输入x2x1变化序列为： 00 -> 01 -> 11 -> 10 -> 11 -> 01 -> 00 二、 化简题： 1、化简下面的不完全确定状态表
现态 Y/Z 输出 x=0 x=1
A B D 0 B B D d C A E 1 D d E 1 E F d 1 F d C d 2、化简下表所示同步时序电路的原始状态表。实现该电路功能，至少需要几个触发器？ 现态 次态/输出 x=0 x=1 A B C D E F G C/0 F/0 D/0 D/1 C/0 D/0 C/1 B/1 A/1 G/0 E/0 E/1 G/0 D/0 3、化简下表为最简状态表 y Y/Z x2 x1=00 x2 x1=01 x2 x1=11 x2 x1=10 1 3/0 3/d 4/d 3/d 2 4/1 3/0 d/d 1/d
3 1/d 1/1 d/d d/d 4 2/d d/d 3/d 5/d
5 2/d 5/d 3/d 4/d 4、化简下表为最简流程表 二次状态y Y/Z
x2 x1=00 x2 x1=01 x2 x1=11 x2 x1=10 1 ①/0 5/- -/- 2/- 2 1/- -/- 3/- ②/0
3 -/- 5/- ③/1 4/- 4 1/- -/- 3/- ④/1
5 1/- ⑤/0 6/- -/- 6 -/- 5/- ⑥/0 4/- 5、化简下表为最简流程表 二次状态y Y/Z
x2 x1=00 x2 x1=01 x2 x1=11 x2 x1=10 1 ①/0 3/0 -/- 2/0 2 1/0 -/- 4/0 ②/0 3 6/0 ③/0 4/0 -/- 4 -/- 3/0 ④/0 5/0 5 6/0 -/- -/- ⑤/0 6 ⑥/0 -/- -/- 7/- 7 1/- -/- -/- ⑦/1
四.分析题 1、分析如图所示组合逻辑电路的功能。 2、分析如图所示组合逻辑电路的功能。 3、分析如图所示组合逻辑电路的功能。 4、已知如图所示逻辑电路图，试分析逻辑功能，并改用异或门实现该电路。 5、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。 6、分析如图所示组合逻辑电路的功能。 7、分析如图所示组合逻辑电路的功能。 8、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程(4)画出电路的状态转换图；(5)判断该电路能否自启动。 9、分析如图所示时序电路，作出状态图和状态表。 10、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。 11、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。 12、分析如图所示时序电路，作出状态图和状态表。 13、分析如图所示组合逻辑电路功能。
14、分析如图所示时序电路，要求：1）写出电路的激励方程；2）状态方程；3）输出方程； 4）画出电路的状态转换图。 x 15、分析如图所示时序电路的逻辑功能，并作出状态图和状态表。 16、分析如图所示时序电路，要求：(1)写出电路的激励方程；(2)状态方程；(3)输出方程;(4)画出电路的状态转换图。 17、已知如图所示逻辑电路图，试写出其逻辑式并用最少的门电路来表示。 18、分析如图所示时序电路，要求：画出电路的状态转换图并判断该电路能否自启动。 19、分析下图所示的脉冲异步时序电路。
四.设计题 1、设计一个四进制计数器。要求用PLA和D触发器实现。 2、设计一个六进制可逆计数器。有一个控制输入x，当x=0时，实现加1计数；当x=1时实现减1计数。当计数中有进位或借位发生时，电路输出Z为1，否则Z为0。 要求：用PLA和D触发器实现。 3、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。 （1）用与非门来实现。 （2）用74138和与非门实现。
4、设12XXX和12YYY是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断YX的逻辑电路。当YX时，输出F=1，否则F=0。
5、设计一个四进制可逆计数器。有一个控制输入x，当x=0时，实现加1计数；当x=1时实现减1计数。当计数中有进位或借位发生时，电路输出Z为1，否则Z为0。 要求：(1)按同步时序电路设计步骤使用D触发器实现。（2）用PLA和D触发器实现。 6、举重比赛有三个裁判，一个是主裁判A，两个是副裁判B和C。杠铃完全举起的裁决由每个裁判按一下自己
& & &
A
C B
A
C B & F ≥1 面前的按钮来决定。只有两个以上裁判（其中必须有主裁判）判明成功时，表示成功的灯才亮。 （1） 用与非门设计实现。 （2） 用74LS138设计实现。 7、用PLA和D触发器设计一个两位串行输入、并行输出双向移位寄存器。该寄存器有x1和x2两个输入端，其中x2为控制端，用于控制移位方向，x1为数据输入端。当x2=0时，x1往寄存器高位串行送数，寄存器中数据从高位移向低位；当x2=1时，x1往寄存器低位串行送数，寄存器中数据从低位移向高位。寄存器的输出为触发器状态本身。
8、设12XXX和12YYY是两个二进制正整数，试用四选一的数据选择器和必要的逻辑门设计一个判断YX的逻辑电路。当YX时，输出F=1，否则F=0。
9、某单位举行游艺晚会，男同志持红票入场；女同志持黄票入场；持绿票的同志，不管男女均可入场。 （1）试用与非门设计这个游艺会入场放行的逻辑控制电路； （2）用74LS138和必要的逻辑门设计这个游艺会入场放行的逻辑控制电路。 10、用D触发器作为存储元件，设计一个可控计数器。该电路有两个控制输入x2和x1，其计数规律为：x2x1=00：实现模3加法计数功能；x2x1=01：实现模3减法计数功能；x2x1=10：实现模4加法计数功能；x2x1=11：实现模4减法计数功能。要求：用PLA和D触发器实现。 11、用PLA和D触发器设计一个2位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0 时，电路状态不变，当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z，当产生借位时Z为1，其他情况下Z为0。 12、设A、B、C为保密锁的三个按键。当A键单独按下时，锁即不打开也不报警；只有当A、B、C或者A、B或者A、C同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。设F为开锁信号，G为报警信号。 1) 试用基本逻辑门设计此电路。 2) 使用74LS138设计此电路。 13、用T触发器作为存储元件，设计一个模6计数器，该计数器的状态转移关系如下： 000->001->011->111->110->100->000 14、王强参加四门课程考试。规定如下： （1）化学 及格得1分；不及格得0分 （2）生物 及格得2分；不及格得0分 （3）几何 及格得4分；不及格得0分 （4）代数 及格得5分；不及格得0分 若总得分为8分以上（含8分）就可毕业。 1） 使用与非门设计判断王强是否毕业的逻辑电路。 2） 使用74LS138设计判断王强是否毕业的逻辑电路。 15、设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示（例如A型可以和A、B、AB型相配，不能与O型相配）。要求供血者血型和受血者血型相配时绿灯亮；反之，红灯亮。（1）用与非门实现该电路；（2）用74138和与非门实现该电路。 16、为某水坝设计一个水位报警控制器，设水位高度用4位二进制数提供。当水位上升到8m时，白指示灯开始亮；当水位上升到10m时，黄指示灯开始亮；当水位上升到12m时，红指示灯开始亮，其他灯灭；水位不可能上升到14m。要求1）用与非门实现该电路；2）用PROM实现。 17、一个水箱水位指示电路如图所示，A、B、C为三个电极，当电极被水浸没时，会点亮特定的指示灯。水面在A、B间为正常状态，点亮绿灯G；在B、C间或在A以上为异常状态，点亮黄灯Y；在C以下为危险状态，点亮红灯R。 （1）试用与非门设计这个水箱的逻辑控制电路 （2）用74153和必要的逻辑门实现。
