下载文档原格式
问题一：编译xilinx仿真库在网上搜了无数帖子，结合自己数小时的实践，终于搞定了Xilinx仿真库。
测试环境：Windows XP3，Xilinx ISE Suite 10.1，ModelSim SE 6.5c使用ISE自带的库生成工具是最方便的方法。
首先打开ISE，在Edit->Preferences...->ISE General 的Intergrated Tools 的Model Tech Simulator中指定Modelsim.exe的实际安装路径。
（在这里我的路径是D:\Work\modeltech_6.5c\win32\modelsim.exe，请根据自己的实际情况更改）。
OK以后退出ISE。
然后到ModelSim安装目录下找到ModelSim.ini文件，右键将其只读属性去掉，确定。
按下WIN+R，输入compxlibgui后回车，这其实就是自带的工具Simulation Library Compilation Wizard。
点击Select simulator，选中ModelSim。
检查路径正确了以后选Next。
再Next，建议再Next，或者根据自己的实际需要选择FPGA/CPLD的具体型号。
继续Next，在Map only to existing pre-compiled libraries前打上勾，在Output Directory for modelsim.ini file using mapped libraries中选择modelsim安装根目录modelsim.ini所在的路径，这一步很重要。
再点击Next就开始编译了。
最后把ModelSim.ini文件的只读属性改回去，万事OK……问题二：Hello all,Whenever I need to look at a filter output (or any DSP core), I used to define a real signal and assign it to what I want to examine, roughly something like this:dac_real_out <= hex2real(dac_holder, 12.0);where dac_holder is a std_logic_vector. It is much easier to look at an analogue signal waveform instead of tracing hex values word by word.This used to work quite alright using ModelSim XE edition. Now for some reason, it seems I can't get it to compile my design---I get the following error:# ** Error: (vcom-42) Unsupported ModelSim library format for "work". (Format: 3)My first question is: can I go around it as I've never encountered this before.My second one is: if not, is there anyway I can make ISE simulator do the same thing? apparently I can't add this real signal to my waveform editor and presumably ISE doesn't support it.Would appreciate any input on this.Manny wrote:> This used to work quite alright using ModelSim XE edition. Now for > some reason, it seems I can't get it to compile my design---I get the > following error:> # ** Error: (vcom-42) Unsupported ModelSim library format for "work". > (Format: 3)You can't *elaborate* (vsim) your design becausethe compiled work directory does not match the simulatoryou are using. Delete it and recompile (vcom)For modelsim, that is something like:vdel -allvlib workvmap work workvcom <source files>I like to write script like thisto archive with the design.> is there anyway I can make ISE simulator do> the same thing? apparently I can't add this real signal to my waveform > editor and presumably ISE doesn't support it.I expect that is true.You are better off with a real hdl simulator in any case.问题3：使用verilog进行描述，经过编译之后，在仿真过程中发现object中无项目，最终无波形输出。
用ModelSimSE进行 功能仿真和时序仿真的方法 （ALTERA篇）黄俊April 2007用ModelSim SE进行功能仿真和时序仿真的方法 （ALTERA篇）软件准备（1） QuartusII，本文截图是QuartusII 6.1界面的。
我个人认为，如果是开发StratixII或CycloneII或MAXII，用QuartusII6.0+SP1+SP2比较稳定。
（2） ModelSim SE. ALTERA仿真库要已经装好，安装仿真库的笔记已记录于《在ModelSimSE中添加ALTERA仿真库的详细步骤》中。
我电脑上装的是ModelSim SE6.1b。
例子程序的制作先在Quartus II里生成一个例子程序，以方便介绍三种仿真的方法。
步骤如下：1、新建一个工程（Project），工程名取lpm_shift, 器件选CycloneII EP2C5Q208C, 第三方的工具暂时都不选。
2、菜单栏上ToolsÆMegaWizard Plug-In Manager, 点Next,在storage中选LPM_SHIFTREG，输出文件格式根据习惯选一种语言，在这里以Verilog的为例，在右边的output file名字中加上lpm_shift。
点Next。
3、这个例子是做一个移位寄存器，调用lpm库，和cycloneII元件库，也正好可以作为对前面建好的ALTERA库的一个验证。
点可以查到该模块的使用说明和详细介绍。
移位寄存器比较简单，就不用细看了。
如下图设置.点Next.4、加上一个异步清零端，点Next，再点Next,最后点Finish.Add/Remove Files in Project…，6、点图标，选中生成的lpm_shift，点打开再点Add都加到项目中去。
7、在这里直接把lpm_shift.v当成顶层文件，就不需要再例化它了。
8、下面写一个简单的TestBench.a)Quartus II工具栏上点图标，选Verilog HDL;b)点，设文件名为top_tb;c)如下所述写一个简单的TestBench.(例子见附件)开始仿真z ModelSim仿真有很多种流程，下面我采用个人感觉比较好一个流程进行仿真验证：基于工程（Project）的流程Step1 新建一个工程Step2 添加文件到工程中去Step3 编译设计文件Step4 启动仿真器，指定顶层设计单元Step5 查看和调试结果z对的设计有三个阶段的仿真。
Modelsim 常见问题
Q1：设计中用到厂商提供的IP时，编译时出现“(vopt-3473) Component instance "XXXX" is not bound.”
A1：编译时，需要把所需的Libray添加到编译命令中，如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCoreLib ......”。
Q2：vhdl和verilog混合仿真时，vhdl和verilog代码中会调用同一个组件，但是他们分别来自不同的library，如unisim和unisim_ver，它们相互并不通用，及verilog不能调用unisim_ver的组件，会造成组件找到却没办法绑定的错误，如：“Port 'Q' not found in the connected module”？
A2：当仿真时，由于vhdl代码中会指定从那个库文件里面提取，而verilog代码中没有，所以使用vsim命令时，把verilog所需的库放在第一个，而后放vhdl 所需的库，这样，verilog会从unisim_ver代码开始查询组件。
Q3："ERROR: ../<project>/<module.v>: Unresolved reference to 'glbl' in 'glbl.GSR'" A3：在仿真工程中添加glbl.v文件（一般在~/ise/verilog/src/glbl.v，同理Quartus）,把testbench.v和glbl.v同时选中后进行仿真，即vsim -t 1ps -L unisims_ver work.glbl work.tb。
使用Modelsim仿真Altera FPGA工程（包括IP核）步骤以及问题汇总前提：计算机上已经安装QuartusII和Modelsim通用版，并且均已破解。
环境说明：所用的软件版本，QuartusII为9.0，Modelsim为6.5c。
本测试仅在WIN XP SP3上测试，对于VISTA/WIN7/LIN或者其他平台没做过测试。
但其他平台或者其他版本的过程应该都差不多。
其他：感谢teamo版主的破解和编译教程，以及后期对我的热心指导。
如果各位对整个步骤还有什么问题的华可以直接和我联系，我的论坛ID是lanphon，邮箱是lanphon@。
一、Altera库的编译（本部分基本上全部抄袭teamo版主的教程，懒得写了）1) 先到C:\modeltech_6.5目录下找到文件"modelsim.ini"，将其属性改为可写（右键‐>属性）。
2) 启动modelsim se，选择【file】‐>【new】‐>【library】命令,在弹出的【create a newlibrary】窗口中将选项【create】设置为【a new library and a logical mapping to it】,在【libryr name】和【library library】窗口中将选项【create】设置为【a new library and a logical mapping to it】,在【libryr name】和【library physical name】中键入所要创建库名字,如Altera ，此时在主窗口中已多了一个Altera 项。
注：这个过程实质上想当于在modelsim 主窗口中的脚本区域中输入了vlib和vmap命令。
3) 在workspace中的library中选中你健入的库名Altera，在主菜单中选【compile】→【compile…】命令。
modelsim仿真问题_xp1、MODELSIM仿真提示already declared in this scope解决方法：在定义这个信号前其它模块接口信号中调用了这个信号，modelsim仿真报错，通过把信号定义挪到调用模块前面问题解决。
2、modelsim中，Instantiation of 'dffeas' failed. The design unit was not found.** Error: (vsim-3033) E:/pro/verilog_prj_example/simulation/modelsim/tb_sdrtest.v(2 4): Instantiation of 'print_task' failed. The design unit was not found.两种方法;报告3、Error: Can't compile duplicate declarations of entity "ram" into library "work"Error: Instance could be entity "ram" in file ram.v E rror: Instance could be entity "ram" in file ram.bdf解决办法：将.bdf文件的名字改掉，不能和.v文件的名字相同。
4、Quartus中仿真时出现no simulation input file assignment specify 对话框最好保证工程名、主模块、仿真文件的名字都一样。
5、9.17.2014下载波形文件仿真错误Error: Run Generate Functional Simulation Netlist (quartus_map yumen2_mk--generate_functional_sim_netlist) to generate functional simulation netlist for top level entity "yumen2_mk" before running the Simulator (quartus_sim)解决方法：原因是在功能仿真时候没有建立一个网表，网表的作用本人不是很清楚，只能说是功能仿真的一个必要步骤吧。
在Modelsim SE中编译Altera仿真库本文基于Modelsim 6.1 SE版本，详细讲述了如何在Modelsim SE中编译Altera的VHDL 仿真库的过程（Verilog仿真库与此类似）。
然后修改modelsim.ini文件，使得每次新建工程的时候不需要再重新编译Altera仿真库。
1.从主菜执行File→New→Library命令,如图1 新建库所示.图1 新建库2.执行完第一步后,弹出图2对话框。
选中a new library and a logical mapping to it，LibraryName填写altera_mf，Library Physical Name填写$MODEL_TECH\altera_lib\vhdl\altera_mf（注：建议编译后的VHDL库文件存放在Modelsim安装目录\altera_lib\vhdl的文件夹下，本文中的Modelsim安装目录为C 盘根目录）。
如图2 创建库所示。
3.点击OK，如下图所示。
图3. 创建库后的图示4.从主菜单执行Compile→Compile…命令，弹出一个对话框，点中Library下拉菜单，由work改为altera_mf，点中查找范围下拉菜单，指向Quartus II安装目录\quartus60\eda\sim_lib，选中altera_mf.vhd和altera_mf_components.vhd文件，然后点击Compile按钮。
图4 编译altera_mf.vhd和altera_mf_components.vhd文件5.编译结束后，点击Done按钮。
接下来建立库lpm，步骤与1～5类似。
6.从主菜执行File→New→Library命令,如图1 新建库所示.7.执行完上一步后,弹出图2对话框。
选中a new library and a logical mapping to it，LibraryName填写lpm，Library Physical Name填写$MODEL_TECH\altera_lib\vhdl\lpm（注：建议编译后的VHDL库文件存放在Modelsim安装目录\altera_lib\vhdl的文件夹下，本文中的Modelsim安装目录为C盘根目录）。
Modelsim 调试Library unisim not found.的解决办法xilinx调用modelsim时出错# ** Error: (vcom-19) Failed to access library 'unisim' at "D:/Model/win32xoem/../xilinx/vhdl/unisim".# No such file or directory.# ERROR: serial.vhdl(8): Library unisim not found.# ERROR: serial.vhdl(9): Unknown identifier: unisim# ERROR: serial.vhdl(11): VHDL Compiler exiting# ERROR: D:/Model/win32xoem/vcom failed.好像是缺少unisim库解决方法如下：（1）关闭modelsim（2）重新打开modelsim，在modelsim里file菜单下new中选library，将名字改为unisim，这个时候面板上可以看到unisim这个库（3）然后选择compile菜单中的compile，弹出一个窗口，最上面是选库，把他选成unisim，下面查找范围选择xilinx文件夹下的unisims文件夹，路径为 C:\Xilinx\vhdl\src 然后这时候你可以看见4个文件，按照以下顺序双击：unisim_VCOMP.vhd、unisim_SMODEL.vhd、unisim_VPKG.vhd、 unisim_VITAL.vhd。
到当4个文件都compile 结束以后，选择done。
关闭modelsim（4）这时候你可以在C:\Modeltech_6.2b\examples文件夹中看到unisim文件夹，把这个文件夹copy到你的工程相应的文件夹里，就OK了。
如何在modelsimSE中指定Altera的仿真库（中⽂版）Altera中国区代理---骏龙科技有限公司版权所有，未经授权不得对本⽂内容私⾃修改和传播！作者: 骏龙科技有限公司Senior FAE ：Sun Song （西安办事处）Mentor Graphics公司的⼦公司--Model Technology 公司的ModelSim的Altera-OEM 版ModelSim AE可以使⽤户加快开发调试电路的进度。
但是由于ModelSim AE 始终跟不上ModelSim SE 版和Quartus II的发⾏速度，经常造成和Quartus II版本不匹配的问题。
再加上AE只能仿真Altera公司的FPGA,所以很多时候你需要SE版,但是SE 版在发⾏时不带任何FPGA/CPLD⼚家的仿真库，因此⽤户就必须⾃⼰⼿动编译这些库,⾯临⼀个问题怎样建⽴各FPGA 器件的仿真库。
其实只要有FPGA ⼚家的⽀持要实现起来很简单。
以下就教你⼀步步在modelsim SE中创⽴Altera的仿真库(在Quartus II⾥提取库):（1）启动ModelSim SE仿真⼯具，在主窗⼝中选择【File】?【Change Directory】命令，将⼯作⽬录改变到想要存放仿真库的⽬录下。
点击【OK】。
（2）在主窗⼝中选择【Design】/【Create a New Library】命令，弹出【Create a New Library】窗⼝将【Create】选项设置为【a new library and a logical mapping to it】键⼊库的名字(例如Altera_song) 。
点击【OK】。
这个操作过程实质上相当于在ModelSim主窗⼝的脚本区域中输⼊了vlib和vmap命令等。
（3）选中【Library】⾥的【Altera_song】, 【查找范围】指到C:\quartus\eda\sim_lib⽂件夹下，对以下8个⽂件分两次进⾏编译。
Altera调用Modelsim仿真奇怪的复位问题先贴一下相关的源代码：output[14:0] sram_addr; // SRAM地址总线reg[14:0] addr_r; // SRAM地址总线always @ (posedge clk or negedge rst_n)if(!rst_n) addr_r <= 15'd0;else if(delay == 26'd29999) addr_r <= addr_r+1'b1; //写入地址自增1assign sram_addr = addr_r;testbench中的复位：initial beginrst_n = 0;#200; rst_n = 1;end仿真后的波形：本意是要在复位信号rst_n=0时，sram_addr=addr_r=15’d0，但是上面仿真后很奇怪的是sram_addr=15’d0（正确），而与其直接连接的reg变量addr_r=15’b0000000zzzzzzzz，无法复位，这个addr_r是内部寄存器，不作为外部输出。
但是在复位后，Modelsim中居然出现高阻态，再看下面的波形，当代码运行到一定时候addr_r需要增加1时：以黄线为界，sram_addr自增1，而addr_r低8位依然为高阻态。
出现这种情况很是郁闷，这不是第一次了，上回也是纳闷了很久，最后实在找不出毛病敷衍了事，因为对最后的输出没有影响（和上面的情况基本是一样的）。
但是这回又出现了同样的问题，以前我也都是这么写代码，testbench里这么复位都很正常，这回用Quartus II 8.1和Modelsim SE 5.7d 仿真时居然接二连三的出这个bug，不知道大家是不是遇到过类似的问题。
尽管这个小bug 对最后的结果验证不会有影响，但是查看内部的寄存器就很困难，感觉很不爽。
modelsim 错误及解决方法modelsim错误及解决方法这几天学习了下modelsim6.5se，做些总结以便复习。
不一定正确，请浏览者不吝纠正指教。
软件：modelsim6.5se代码来源：王金明：《veriloghdl程序设计教程》1、文件夹adder4中，adder_tb.v的$monitor($time,,,\+%d+%b={%b,%d}\没有现象，出现警告：warning:(vsim-pli-3003)e:/modelsim65se/wangjinming/adder4/adder_tb.v(30):[tofd]-systemtaskorfunction'$minitor'isnotdefined.2、调用顶层文件的例化语句出现错误：adder4adder(.cout(cout),.sum(sum),.a(ina),.b(inb),.cin(cin));错误原因：没分清调用和被调用模块的端口放置位置，正确的写法如下：adder4adder(.cout(cout),.sum(sum),.ina(a),.inb(b),.cin(cin));3、在搞counter4的时候，刚开始没有信号，例如图：原来以为是sourceinsight的问题，删掉sourceinsight的文件只保留counter4.v 和counter4_tb.v之后，仍然是这个问题。
经排查是因为在点击startsimulation后没有去掉enableoptimization。
废止方法：回去点红圈处的钩。
或者如下图，右击必须仿真的文件，选上simulaitonwithoutoptimization.改正之后，objects中出现了信号:2021.7.44、辨认出了initial$monitor($time,,,\reset=%dout=%d\的作用，仿真运行后，在transcript中显示：0clk=0reset=0out=x#50clk=1reset=0out=x#100clk=0reset=1out=x#150clk=1reset=1out=0#200clk=0reset=0out=0#250clk=1reset=0out=1#300clk=0reset=0out=1#350clk=1reset=0out=2#400clk=0r eset=0out=2#450clk=1reset=0out=3#500clk=0reset=0out=35、在做好一个工程后，想要对另一个文件夹内的文件进行仿真，必须选择changedirectory。
modelsim使⽤常见问题及解决办法集锦③四、You selected Modelsim-Altera as Simulation Software in EDA ToolSettings,however……You selected ModelSim-Altera as Simulation Software in EDA Tool Settings,however NativeLink found ModelSim in the pata – correct path or change EDA Tool Settings and try again.问题原因该⼯程设置的仿真⼯具名称与在Quartus II软件中指定的该软件路径不匹配。
例如，本来设置的仿真⼯具是modelsim–altera，结果在Quartus II软件的modelsim-altera路径下设定的是Tools下设置的是modelsim-se的路径，导致软件版本不匹配⽽报错。
设置的仿真⼯具为modelsim-alteraModelsim-altera路径却指向了modelsim-se版本。
解决⽅法1、如果你电脑装的是modelsim-se版本，请按照如下图所⽰的设置进⾏⼯程和⼯具路径设置：2、如果你的电脑装的是modelsim-altera版本，请按照如下图所⽰的设置进⾏⼯程和⼯具路径设置：五、Unable to checkout a license问题原因使⽤了⾮免费版本的Modelsim软件，却没有获得软件使⽤许可证解决⽅法⽅法1：使⽤免费版本的modelsim软件，如modelsim altera stater edition。
⽅法2：购买软件许可证。
⽅法3：破解modelsim软件，破解⽅法见如下链接（altera收费版和se版本破解思路相同，破解⼯具通⽤）：modelsim-win64-10.1c 下载、安装、破解全攻略(出处: 中国电⼦技术论坛)获得许可后最好重启Quartus II软件六、Error loading design问题原因提⽰信息中提⽰没有Verilog的仿真许可证，表明是没有获得软件使⽤许可。
以下操作在ModelSim SE PLUS 6.2b中完成1.新建一个工程file -> new -> project... 此时会弹出一个Creat Project对话框,输入一个工程名,选择保存路径(不要包含中文),其他默认就行了;2.点OK后会弹出一个Add items to the Project,里面有几个可选项,应该很容易明白;3.添加好文件后,点close把Add items to the Project对话框关闭,这时在左侧的workspace的project窗口里可以看到刚才添加的文件,双击可以打开这些文件进行编辑,编辑好后保存;4.右击刚才编辑好的文件compile -> compile select(或根据自己需要选其他项),如果没有错误,则在底部的命令窗口可以看到编译成功的消息(呈绿色),否则会出现出错的消息(呈红色),双击它会弹出一个更具体的窗口提示你出错的地方.5.修改所有错误直到编译成功.这时可以在菜单栏选择Simulation -> Start simulatio... 这时会弹出一个Start simulatio的对话框,在Design的标签下你会看到有很多库,展开work库会看到刚才编译成功的文件(如果有多个文件的话选择一个你想仿真的,比如测试程序,这时底部的OK会由刚才的不可用变成可用的),然后把Opitimization选项下的Enable opitimization前复选取消(这样可以保证过会儿所有的输入输出都可以看到,你可以试试不取消这项有何区别),然后点OK就行了.6.选择view -> Objects就可以看到你想仿真的各个量,选中它们并右击Add to wave -> Selected signals,这时就会弹出一个波形仿真窗口.如果你的测试文件写得没问题的话就可以看到仿真波形,你也可以观察底部的命令窗口察看相关信息.7.如果没写测试文件的话,在波形仿真窗口右击相关信号,选择force...设置想仿真的值或clock...把该量设置为时钟,然后点工具栏上的Run或Simulation菜单下的Run。
1、MODELSIM仿真提示already declared in this scope解决方法：在定义这个信号前其它模块接口信号中调用了这个信号，modelsim仿真报错，通过把信号定义挪到调用模块前面问题解决。
2、modelsim中，Instantiation of 'dffeas' failed. The design unit was not found.** Error: (vsim-3033) E:/pro/verilog_prj_example/simulation/modelsim/tb_sdrtest.v(24): Instantiation of 'print_task' failed. The design unit was not found.两种方法;报告3、Error: Can't compile duplicate declarations of entity "ram" into library "work"Error: Instance could be entity "ram" in file ram.v E rror: Instance could be entity "ram" in file ram.bdf解决办法：将.bdf文件的名字改掉，不能和.v文件的名字相同。
4、Quartus中仿真时出现no simulation input file assignment specify 对话框最好保证工程名、主模块、仿真文件的名字都一样。
5、9.17.2014下载波形文件仿真错误Error: Run Generate Functional Simulation Netlist (quartus_map yumen2_mk--generate_functional_sim_netlist) to generate functional simulation netlist for top level entity "yumen2_mk" before running the Simulator (quartus_sim)解决方法：原因是在功能仿真时候没有建立一个网表，网表的作用本人不是很清楚，只能说是功能仿真的一个必要步骤吧。
ModelSim SE中Altera仿真库的添加在ModelSim中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面：·Quartus不支持Testbench；·调用了megafunction或者lpm库之类的Altera的函数；·时序仿真要在Modelsim下做仿真。
下面以Altera器件为例，介绍如何在ModelSim中加入Altera的仿真库，Quartus II软件中自带有Altera的仿真库，只要把它拿到ModelSim中去编译一下就可以了，具体步骤如下：1.设置仿真库路径打开ModelSim安装目录(我用的是ModelSim SE 6.5版本，安装在D:/ModelSim_6.5b目录下)，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。
启动ModelSim SE 6.5，在主窗口执行【File】/【Change Directory】命令将路径转到altera 文件夹。
或在命令行中执行cd D:/ModelSim_6.5b/altera。
2.新建库Quartus II中提供的仿真库文件存放的路径是.../altera/91/quartus/eda/sim_lib，每个库文件提供了两种形式：.v(V erilog)格式和.vhd(VHDL)格式两种，根据你所用的语言选择使用。
用于编译资源库的文件有220model.v，220model.vhd，220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_components.vhd，altera_primitives.v，altera_primitives.vhd，altera_primitives_components.vhd文件。
网上的很多教程都是把这些文件一起编译，这样适用于V erilog和VHDL混合仿真，但如果只用一种语言，如V erilog则完全没必要全部编译。
荐)ModelSim SE仿真Altera库的一些问题常见仿真错误问题合集1. modelsim怎么调用altera的库仿真啊？(megafunctions)以前有个帖子说把quartus安装目录下的sim文件夹里面的文件编译进modelsim里面就可以了，可是sim文件夹里面我要的那个函数不是.v文件啊，还有他里面的一些.vhd文件怎么编译错误啊？是eda/sim_lib里，编译错误，我想是你编译的顺序不对用EDA/SIM_LIB中文件直接放到PROJECT中，你需要看看它的告错信息。
一般是缺库。
你可以按提示缺的库，在FILE/NEW/LIBRARY菜单里创建一个映射到WORK的库。
这样一般就好了。
如何在modelsim里如altera的库中做后仿真啊，急死了我用synplify综合后，用modelsim做后仿真，我在modelsim里面加入了C:quartusedasim_libmodelsimvhdl里面的两个库，但是编译的时候还是提示我找不到library apex20k。
还要加什么库啊？？？郁闷死了vlib apex20kvmap apex20k apex20kvcom -work apex20k c:/quartus/eda/sim_lib/apex20k_atoms.vhdvcom -work apex20k c:/quartus/eda/sim_lib/apex20k_components.vhd谢谢i8086，我现在知道怎么加入altera的库了，但是错误依然在，不知道是什么原因，modelsim里面的提示如下：vcom -reportprogress 300 -work work {D:/caiyang/rev_1/caiyang_1.vhd}# Model Technology ModelSim SE vcom 5.7e Compiler 2003.07 Jul 8 2003# -- Loading package standard# ** Error: (vcom-19) Failed to access library 'acex2k' at "acex2k".# No such file or directory. (errno = ENOENT)# ** Error: D:/caiyang/rev_1/caiyang_1.vhd(7): Library acex2k not found.# -- Loading package std_logic_1164# -- Loading package numeric_std# -- Loading package components# ** Error: D:/caiyang/rev_1/caiyang_1.vhd(12): Unknown identifier: acex2k# ** Error: D:/caiyang/rev_1/caiyang_1.vhd(14): VHDL Compiler exitinglibrary ieee, acex2k;use ieee.std_logic_1164.all;use ieee.numeric_std.all;library synplify;use ponents.all;use acex2k.acex2k_components.all;~~~~~~~~~~~~~~~就是提示找不到这个东西，这是用synplify综合后的文件的前面几行代码。
除了把altera的apex20k库加上外，还要把acex2k对应的库加上，跟加apex20k库差不多。
不过我不知道acex2k对应的vhd文件。
就是不知道是哪个文件啊。
我选用的是cyclone的器件，好像synplify里面是用acex2k来表示的。
而且我把quartus里面cyclone_atoms.vhd和cyclone_components.vhd也加了的，都不起作用。
难道应该加synplify里面的库文件？我只在modelsim里面加了synplify的synplify.vhd这个文件，是不是不够？换成acex1k系列的都可以做后仿真2. 请哪位好心人给详细讲解一下如何在ModelSim中添加Quartus的库啊！到处都是讨论ModelSim和Xilinx的，怎么没人给讲解一下Quartus库文件使用的问题啊，难道没人用Altera的吗？哪位好心人给详细讲解一下如何在ModelSim中添加Quartus的库吧，我都郁闷了好几天了啊altera公司的仿真库都在quartus安装目录EDASIM_LIB下，以VHDL和VERILOG的形式存在。
你需要什么器件就往工程里加入什么器件的文件。
我用CYCLONE，就把CYCLONE_ATOMS.VHD加入工程。
编译时它会提示需要CYCLONE库。
就在MODELSIM中创建名叫CYCLONE的库，MAP到WORK库就可以了。
其实你会碰到类似的很多没有的库都可以这样产生。
我用来仿真VHDL写的工程，对于VERILOG的不清楚。
我也在问别人如何用MODELSIM进行混合编程的工程？对于这种工程我现在只能用ACTIVEHDL仿真。
3. 如何在modelsim中指定Altera的仿真库？我就是按照精华区那个帖子上说的把quartusedasim_libaltera_mf.v、lpm生成的afifo.v、testbench.v放在一起编译，照着做还是提示如下错误实在是搞不懂怎么回事？# Loading work.afifo_sim# ** Error: (vsim-3033) F:/Modeltech_5.7e/examples/work/afifo/afifo_testbench.v(46): Instantiation of 'Afifo' failed. The design unit was not found.# Region: /afifo_sim# Searched libraries:# work从Error上看应该是你的testbench中调用自己做的afifo出的问题，查查是不是管脚引用的不对或是名称写错了？应该不是大问题。
你的步骤没错4. [急请]在modelsim中如何导入Altera的lpm库呢？limingnefu 你好！我用你提供的资料编译ALTERA的CYLONE库时，编译cyclone_atoms.v可以没有错，而编译cyclone_atoms.vhd和cyclone_components.VHD时有错误，信息如下：# ** Error: (vcom-19) Failed to access library 'cyclone' at "cyclone".我把quartus II 输出的*.VO文件导入仿真时出现如下错误，请问如何解决？谢谢！Error: (vsim-3033) G:/work/LCD/testintmcu/simulation/modelsim/IntfMcu.vo(4799): Instantiation of 'cyclone_io' failed. The design unit was not found.# Region: /testbench/u0#Searched libraries:# work在Altera的网站上有对modelsim的补丁，你可以查一下你的版本号，然后下载对应的补丁！据我所知好像对vhdl和verilog的补丁是不一样的！这个好像还需要根据自己使用的是verilog 还是vhdl，步骤有一点调整。
之需要同类的库即可我用的是VERILOG，cyclone_atoms.v已经编译成功了，也看得见'cyclone_io' 已经编译并LOAD的信息，可是在加载我的设计项目时又不行了，请设置成功的朋友谈谈看法，谢谢！我主要是想仿真PLL，DPRAM，等LPM单元。
最后，我还没搞掂，只好把cyclone_atoms.v，220model.v,altera_mf.v,等文件作为源文件加到我的WORK里面，这样虽然在我的WORK中出现了很多单元名称，总之可以仿真了，这个办法比较笨，希望大家能帮解决我遇到的上面的问题，谢谢！！！5. modelsim6.0 中指定Altera的仿真库modelsim 6.0 中指定Altera的仿真库后（即编译220model.v，220model.vhd，220model_87.vhd220pack.vhd，altera_mf.v，altera_mf.vhd，altera_mf_87.vhd，altera_mf_components.vhd后)，在编译时仍出现altera_mf，lpm两个库找不到的情况，那位大侠碰到过这个问题？我碰到的问题是不知道该如何编译仿真库，看了altera的AN204还是不知所云，向前辈指教6. 我想用modelsim做功能仿真，不知道怎样调用altera的lpm库？已经郁闷了几天了，就是在仿真时，提示：Component 'u8' is not bound.# Time: 0 ns Iteration: 0 Region: /ccd File: F:/work/modelsim/camera/ccd.vhd我用的是modelsim6.0和quartusII4.2;帮帮忙吧！你看看变量U8的赋值过程，很可能是你没有确定它的位宽。
我也碰到过这样的情形。
在某目录编译完modelsim库后，怎么使它对其他目录也可用？库编译好后，只能在这个目录下用，当把工程建在其他目录下时，库的编译又无效了，怎么使它对任意目录都是有效的？谢谢！vsim –L把你的modelsim.ini只读属性去掉，然后把你所有的project统统关掉,再设置库的路径怎么设置库的路径？能不能讲具体一点，跪谢！！！！手工编辑modelsim.ini文件，将路径指向正确目录即可。
谢谢各位大侠！我设置了库的路径unisim＝$MODEL_TECH/../examples/unisimsimprim=$MODEL_TECH/../examples/simprimxilinxcorelib=$MODEL_TECH/../examples/XilinxCoreLib可是设置后只有xilinxcorelib是可见的，而unisim库还是不可用,为什么？有什么办法？问题解决，谢谢各位！！！！7. modelsim中编译altera仿真库请教各位大侠，在modelsim中编译altera的仿真库，总是有两个文件报错：220model.VHD和altera_mf.VHD：总提示两个文件里的FILE Declaring using 1076-1993 syntax Recompiling using -93 swith。
