6 时序逻辑电路
1、相同计数器的异步计数器和同步计数器相比,一般情况下( A )
A. 驱动方程简单
B. 使用触发器个数少
C. 工作速度快
D. 以上都不对
2、n级触发器构成的环形计数器,其有效循环的状态数是( A )
A. n个
B. 2个
C. 4个
D. 6个
3、用n 个触发器构成的计数器, 计数容量最多可为。
4、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为80μs 。
7、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（?）
8、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 1 ，右移时首先输入数码 0 。
10、构成一个7进制计数器需要三个触发器。（?）
11、时序逻辑电路在结构上包含____组合电路_____和____存储电路____两部分。
12、设计计数器时应选用（ B ）。
A．基本触发器B．边沿触发器C．同步触发器D．施密特触发器
15、当时序电路存在无效循环时该电路不能自启动。（X ）
16、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的__输入信号__，还与电路的___原始状态___有关。
17、一块7490十进制计数器中,它含有的触发器个数是( C )
A. 1
B. 2
C. 4
D. 6
18、n级触发器构成的扭环形计数器,其有效循环的状态数是( B )
A. n个
B. 2 n个
C. 4个
D. 6个
19、时序逻辑电路在结构上包含__组合电路____和__存储电路____两部分。
20、同步时序电路具有统一的时钟CP控制。（?）
24. 、四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使，当1
R，S1=1，S0=0时，电路实现左移功能。
D
25、数字系统与逻辑功能部件的主要区别是有没有（ B ）
A.存储器
B.控制器
C.加法器
D.译码器
26、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1，
则输出序列Z=（ A ）
X/Z 0/0
1/1
A. 0101
B.1011
C.0111
D.1000
27、利用中规模集成计数器构成任意进制计数器的方法有( ABC )
A.复位法 B .预置数法 C .级联复位法
28、时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序逻辑电路 和 异步 时序逻辑电路。
29、触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。
30、在移位寄存器中采用并行输出比串行输出（ A ）。
A.快
B.慢
C.一样快
D.不确定
31、用触发器设计一个24进制的计数器，至少需要( D )个触发器。
A.3
B.4
C.6
D.5
32、某计数器的状态转换图如图所示，试问该计数器是一个 7 进制 减 法计数器，它有 7 个有效状态， 1 个无效状态，该电路 能 自启动。若用JK 触发器组成，至少要 3 个JK 触发器。
33、要构成5进制计数器，至少需要 3 个触发器，其无效状态有 3 个。 36、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ A ）。
A.1011--0110--1100--1000—0000
B.1011--0101--0010--0001—0000
C.1011--0111--1110—1101—1011
D.1011—1101—1110—1111—1111
7、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入 0 ，当输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为 0100 。
38、寄存器的功能是 暂存数据、地址、指令等信息 。例如在计算机中，需要它存储要参加运算的数据。
39、 计数器 是对脉冲的个数进行计数，具有计数功能的电路。
40、在N 进制中，字符N 的取值范围为：（ D ）
A ．0 ~ N
B ．1 ~ N
C ．1 ~ N -1
D ．0 ~ N-1