下载文档原格式
触发器实验报告引言：触发器是数字电路中常见的基本组件之一，它能够存储和转换电信号，广泛应用于各种电子设备和系统中。
本实验旨在通过实际操作，深入理解触发器的工作原理和应用。
实验原理：触发器是一种双稳态电路，能够固定保存输入信号的状态。
常见的触发器包括RS触发器、D触发器、JK触发器等。
本实验将以D触发器为例进行演示。
实验步骤：1. 准备实验器材：D触发器芯片、电源、示波器以及适配器等。
2. 连接电路：将D触发器芯片插入适配器，并按照实验电路图连接相关引脚。
3. 提供输入信号：通过开关或信号源向D触发器提供输入信号。
4. 观察输出信号：使用示波器监测D触发器的输出信号，并记录相关数据。
5. 测量实验数据：改变输入信号的频率和幅值，测量触发器的输出变化，并记录数据。
6. 分析实验结果：根据观察到的数据，分析D触发器的工作原理和特性。
实验结果与分析：通过实验观察和实际数据记录，我们可以得出以下结论：1. D触发器具有边沿触发和电平触发两种模式。
在边沿触发模式下，触发器仅在输入信号上升沿（或下降沿）时才进行状态转换；而在电平触发模式下，输入信号处于高电平（或低电平）时触发器状态保持不变。
2. D触发器的输出状态受到输入信号和时钟信号的控制。
输入信号为逻辑高电平时，若时钟信号为上升沿触发，则输出信号将与上一时钟周期的输入信号一致；若时钟信号为下降沿触发，则输出信号将与上一时钟周期的输入信号相反。
3. 改变输入信号的频率和幅值，我们发现触发器的输出信号频率和幅值也发生了相应的变化。
当输入信号频率较低时，触发器能够稳定存储和输出输入信号；而当输入信号频率较高时，触发器可能无法及时反应输入信号的状态变化，导致输出信号不准确。
实验应用：触发器作为数字电路中的重要组件，在现代电子技术中有着广泛的应用：1. 存储器芯片中广泛使用的触发器技术，使得计算机能够对数据进行有效地存储和读取。
2. 触发器在时序电路中的应用，能够实现时钟同步、状态变化检测等功能。
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
实验六触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和应用，通过实际操作和观察，掌握触发器在数字电路中的功能和特性。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
常见的触发器类型有 SR 触发器、JK 触发器、D 触发器和 T 触发器等。
以 D 触发器为例，其工作原理是在时钟脉冲的上升沿或下降沿，将输入数据D 传递到输出端Q。
在没有时钟脉冲时，输出状态保持不变。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、导线若干四、实验内容与步骤1、用 74LS74 芯片搭建 D 触发器电路将芯片插入实验箱的插座中，按照芯片引脚功能连接电源、地和输入输出引脚。
使用导线将 D 输入端连接到逻辑电平开关，将时钟输入端连接到脉冲信号源，将 Q 和 Q'输出端连接到发光二极管或逻辑电平指示器。
2、测试 D 触发器的功能置 D 输入端为高电平（1），观察在时钟脉冲作用下 Q 输出端的变化。
置 D 输入端为低电平（0），再次观察时钟脉冲作用下 Q 输出端的变化。
3、观察 D 触发器的异步置位和复位功能将异步置位端（PRE）和异步复位端（CLR）分别连接到逻辑电平开关，测试在置位和复位信号作用下触发器的状态。
4、用示波器观察时钟脉冲和 Q 输出端的波形将示波器的探头分别连接到时钟脉冲输入端和 Q 输出端，调整示波器的设置，观察并记录波形。
五、实验结果与分析1、在 D 输入端为高电平时，每当时钟脉冲的上升沿到来，Q 输出端变为高电平；在D 输入端为低电平时，每当时钟脉冲的上升沿到来，Q 输出端变为低电平，验证了 D 触发器的正常功能。
2、当异步置位端（PRE）为低电平时，无论其他输入如何，Q 输出端立即变为高电平；当异步复位端（CLR）为低电平时，Q 输出端立即变为低电平，表明异步置位和复位功能有效。
3、从示波器观察到的波形可以清晰地看到时钟脉冲与 Q 输出端的关系，进一步验证了触发器的工作特性。
实验九触发器逻辑功能测试及应用一、实验目的：1、掌握基本RS、JK、D、T和T′触发器的逻辑功能；2、学会验证集成触发器的逻辑功能及使用方法；3、熟悉触发器之间相互转换的方法。
二、实验原理：触发器是数字系统中广泛应用的能够记忆一位二进制信号的基本逻辑单元电路。
触发器具有两个能自行保持的稳定状态，用来表示逻辑“1”和“0”。
在不同的输入信号作用下其输出可以置成1态和0态，且当输入信号消失后，触发器获得的新状态能保持下来。
根据触发器的逻辑功能的不同，又可分为RS触发器、JK触发器、D触发器、T触发器、T′触发器等。
1、基本RS触发器：图7—1是由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
具有置0、置1和保持的功能。
基本RS触发器也可以用两个或非门组成，此时为高电平触发有效。
图7—1 基本RS触发器：2、JK触发器：本实验采用74LS112双下降沿触发的JK触发器，具有各自独立的直接清零、置1、计数、保持的功能。
引脚功能如图7—2所示。
JK触发器广泛用于计数、分频、时钟脉冲发生等电路中，它的特征方程是：图7—2为74LS112引脚排列图图7—3为74LS74引脚排列图3、D触发器：在输入信号为单端的情况下，D触发器用起来最为方便，广泛应用于数据锁存，移位寄存，分频和波形发生等。
本实验使用的74LS74（见图7—3）为双上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前输入端的状态。
它的状态方程为：4、不同类型时钟触发器间的转换：在实验过程中，大多使用的为JK触发器和D触发器，往往各种的触发器都会有需求，可以利用转换的方法获得具有其他功能的触发器。
图7—4为JK触发器转换为D、T、T…触发器的转换电路。
图5—5为D触发器转换为JK、T、T触发器的转换电路。
图7—4为JK触发器分别转换为D、T、T…触发器的转换电路图7—5为D触发器分别转换为JK、T、T′触发器的转换电路三、实验仪器与器件：实验仪器设备：数电实验装置数电实验单元模块集成块：74LS112 74LS74 74LS04 74LS08 74LS02 74LS86四、实验内容与步骤：1、基本RS触发器逻辑功能的测试：按图7—1用两个与非门组成基本RS触发器，异步输入端接逻辑电平开关，输出端Ｑ接逻辑电平显示，改变输入端的状态组合，观察输出端记录实验结果。
触发器功能测试实验报告触发器功能测试实验报告一、引言触发器是数字电路中常见的重要元件之一，其具有存储和放大信号的功能。
触发器的功能测试是电子工程师在设计和制造数字电路时必不可少的一项工作。
本实验旨在通过对不同类型的触发器进行功能测试，验证其在不同工作模式下的正确性和稳定性。
二、实验目的1. 了解触发器的基本原理和工作模式；2. 掌握触发器的功能测试方法；3. 验证不同类型触发器的工作特性。
三、实验器材和材料1. 实验板；2. 电源供应器；3. 逻辑分析仪；4. 电压表；5. 连接线。
四、实验步骤1. 准备工作：将实验板连接好电源供应器和逻辑分析仪，并确保连接正确；2. 功能测试：依次测试RS触发器、D触发器、JK触发器和T触发器的工作特性。
五、实验结果与分析1. RS触发器测试：a. 将RS触发器的S端和R端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证RS触发器在不同输入情况下的工作特性。
2. D触发器测试：a. 将D触发器的D端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证D触发器在不同输入情况下的工作特性。
3. JK触发器测试：a. 将JK触发器的J端和K端分别接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证JK触发器在不同输入情况下的工作特性。
4. T触发器测试：a. 将T触发器的T端接入逻辑分析仪的输入端，CLK端接入逻辑分析仪的时钟信号输出端；b. 通过逻辑分析仪观察输入信号和输出信号的波形，并记录下来；c. 分析波形，验证T触发器在不同输入情况下的工作特性。
六、实验结论通过对RS触发器、D触发器、JK触发器和T触发器的功能测试，我们可以得出以下结论：1. RS触发器具有存储和放大信号的功能，可以用于实现简单的存储器和时序电路；2. D触发器可以将输入信号在时钟脉冲到来时存储，并在下一个时钟脉冲到来时输出；3. JK触发器是一种带有异步清零和置位功能的触发器，可以用于实现频率分割和计数器等电路；4. T触发器是一种特殊的JK触发器，其输入端和输出端相连，可以实现频率分割和频率加倍等功能。
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2．边沿JK触发器图1 下升沿触发JK触发器逻辑符号图1所示为下降沿触发JK触发器的逻辑符号。
下降沿JK触发器的特性表如表1所示。
表1 下降沿JK触发器特性表JK触发器的特性方程为：实验仪器（1）74LS112引脚图图2 74LS112引脚图图2所示为集成电路芯片74LS112的引脚图。
芯片包含两个带有异步置位复位端的下降沿JK触发器。
（2）测试74LS112的逻辑功能图3 测试74LS112的逻辑功能实验电路按照图3连接电路。
JK触发器的Q和（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
第1步：置，则，。
置，CP输入单次脉冲，Q和不变。
改变 J或K ，再次使 CP输入单次脉冲，Q和仍不变。
第2步：置，则，。
重复第1步的过程。
第3步：置。
置, , CP输入单次脉冲，Q和不变。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，，。
置, , CP输入单次脉冲，Q和均翻转。
CP再次输入单次脉冲，Q和均再翻转。
将实验数据记录在表2。
表2 74LS112的逻辑功能实验记录表实验结果及分析。
触发器实验报告触发器实验报告引言触发器是数字电路中常用的组合逻辑电路，用于储存和记忆数据，并实现时序逻辑功能。
本实验通过实验板上的电路元件和电路模块，设计和配置不同类型的触发器电路，实现相应的功能，并加深对触发器的原理和应用的理解。
一、实验目的1. 理解触发器的工作原理；2. 掌握触发器的设计和配置方法；3. 掌握触发器的应用技巧。
二、实验仪器和器件1. 实验板：包括触发器模块、电源插座和数字电路板；2. 电源线；3. 按钮开关；4. LED灯；5. 连线。
三、实验内容与步骤1. J-K触发器的设计和配置（1）将J-K触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与J-K触发器连接，并根据需要配置J、K输入信号和时钟信号；（3）通过实验配置J-K触发器，并观察LED灯的亮灭情况。
2. D触发器的设计和配置（1）将D触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与D触发器连接，并根据需要配置D输入信号和时钟信号；（3）通过实验配置D触发器，并观察LED灯的亮灭情况。
3. T触发器的设计和配置（1）将T触发器模块插入实验板上的插口上；（2）将按钮开关和LED灯与T触发器连接，并根据需要配置T输入信号和时钟信号；（3）通过实验配置T触发器，并观察LED灯的亮灭情况。
四、实验结果与分析本次实验中，我成功设计和配置了J-K触发器、D触发器和T触发器电路，并通过实验得到了相应的结果。
在配置J-K触发器时，当J=1、K=1并且时钟信号上升沿到来时，LED灯亮起；当J=0、K=1并且时钟信号上升沿到来时，LED灯熄灭。
在配置D触发器时，当D=1并且时钟信号上升沿到来时，LED灯亮起；当D=0并且时钟信号上升沿到来时，LED灯熄灭。
在配置T触发器时，当T=1并且时钟信号上升沿到来时，LED灯状态取反；当T=0并且时钟信号上升沿到来时，LED灯保持原状态不变。
五、实验总结通过本次实验，我进一步掌握了触发器的原理和应用方法。
1
西北工业大学
学 生 实 验 报 告
课程名称：数字电路
学生班级：02020801
学生学号：2008300547
学生姓名
2
实验项目名称：触发器及其应用
同组同学姓名：
实验时间：2010年10月28日
一、实验目的和要求：
1) 实验目的
A. 通过实验的方法熟悉RS触发器、D触发器的功能测试。
B. 了解触发器的两种出发方式（脉冲电平触发、脉冲边沿触发）及
触发特点。
C. 熟悉触发器的结构特点，学会用基本门电路组装触发器。
D. 熟悉触发器的实际应用
2) 实验要求
3) 按实验要求认真操作实验步骤中的每一条。
4) 做完实验后给出本实验的实验报告。
二、实验设备
1) 数字电路实验箱
2) 数字双踪示波器
3) 74LS153 74LS74
三、 实验原理
触发器是一个具有记忆功能的二进制信息储存器件，是构成多种时序
3
电路的最基本逻辑单元，也是数字逻辑电路中的一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，
即“0”和“1”，在一定的外界信号的作用下，可以从一个状态翻转
到另一个稳定状态。触发器有集成触发器和门电路组成的两种。按其
功能可分为RS触发器，Ｄ触发器，Ｔ和Ｔ’触发器。触发方式有电
平触发和边沿触发两种。
1. 基本RS触发器
基本RS触发器是最基本的触发器，是由两个与非门交叉耦合构成
的基本电路。基本RS触发器具有置“0”、置“1”和“保持”三
种逻辑功能，通常称S为置“1”端，因为0S时触发器被置“1”；
R
为置“0”端，当1SR时状态保持。基本RS触发器也可以用
两个“与非门”组成，此时低电平触发有效。
图3.1RS触发器的原理图和逻辑符号
2. D触发器
电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触
4
发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间
加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的
可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零
端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，
都会使Q=1，Q非=0，即触发器置1；当SD=1且RD=0时，触发器
的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们
均已加入了高电平，不影响电路的工作。工作过程如下：
a.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器
的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两
个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。
D触发器逻辑符号 D触发器工作原理
b.当CP由0变1时触发器翻转。这时G3和G4打开，它们的
输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，
Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。
c.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和
G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个
是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即
5
封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器
维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置
0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基
本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发
器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的
反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触
发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前
接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步
都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相
比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
功能描述
四、 实验内容
1. 通过实验实现水泵开启关闭设计，要求水位下降到A以下时水泵
开启，水位上升至B以上时水泵关闭，要求只能使用74LS00门电
路。
6
由此水位控制器的工作原理可以列出其真值表为：
A B Y
0 1 1
1 0 保持
1 1 0
0 0 不存在
其中水位在标准线以下记为0，以上记为1，由真值表反映的逻辑
关系可知，RS基本触发器恰好能满足输入与输出的逻辑关系，所
以用与非门实现RS基本触发器连接电路的模拟图如下：
2. 设计两人抢答装置，要求先抢答者按下开关的同时，封锁后抢答
者的开关控制，最后由主持人清除灯光显示和封锁信号，电路的
连接如下图所示，观察抢答前后CP和CP1信号的变化，并绘制出
大概波形。
7
3. 用74LS74实现二分频电路。用示波器观察CP信号和Q信号的波
形并比较。
电路的原理图如下图所示：
利用D触发器上跳沿进行转换的特点，下跳沿无效，从而多用半
个周期的功能，将信号接到D上则D的给进信号就会滞后CP一
个周期。实现电路图如图所示：
Q
8
五、实验结果分析
1. 实验二CP与CP1波形前后比较：
抢答前信号比，此时二者波形都为方波而CP1为CP信号的非：
9
抢答后二者信号为：
此时CP1的信号被阻断，其他抢答信号不能干扰结果。
2. 实验三CP信号和Q信号的波形并比较。
10
由此可以看出二者的频率相差一倍。
六、注意事项
1. 给入的CP脉冲信号频率和幅值要控制好，注意要使输出信号的波
形明显，容易识别。
2. 注意触发器清“0”端和置“1”端的功能。
七、实验心得
在本实验中，实现实验内容的方法很多，触发器的熟悉应用十
分必要，但熟悉触发器的结构也同样十分重要，这有利于我们利用
手中现有的条件，组装触发器，从而进一步的巩固我们的数电知识。
