ibert使用手册

  • 格式:doc
  • 大小:559.00 KB
  • 文档页数:6

IBERT使用手册
使用环境:ise 14.4 +Virtex FLG 2000T -1925 -2c
1 IBERT简介
IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具,具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能,支持所有的高速串行标准,包括:PCI Express、RapidIO、千兆以太网、XAUI等。

使用IBERT核测试,只需通过JTAG 接口下载设计并测试硬件,无需额外的管教和接口;大幅缩减了高速串行接口测试场景的建立和调试时间,是高速串行接口开发中理想的调试工具。

2 生成IBERT核
选择IBERT核
需注意的是,IBERT核只能作为一个独立的设计,不可在用户设计中例化,因此需要勾选Generate Bitstream using ISE Tools,在例化IBERT核的时候就可以生成bit文件了。

时钟选项根据电路板上时钟来选择如果时钟来自于GTX的专用时钟管脚,那么无需勾选Use External clock source。

Silicon Version根据FPGA芯片自身版本来选择。

如果是用的工程样片就选择Initial ES或者General ES,如果是量产的成熟产品就选择production。

GT clocking mode selection
选择2个通道112和113,每个通道有4个channel。

Number of Protocols 如果设计所有通道跑一个速度的话,选择1就可以了。

GT count: 必须与channel数量一致,比如只例化了一个通道中2个channel,那么GT count就为2 Max Rate 根据你的需求选择
Quad PLL 如果Max Rate> 6G的话,那必须勾选Quad PLL
因为上面protocol 数目只等于1,故此处所有的channel只有一个速率。

Refclk source一定要和硬件工程师沟通知道时钟是连接到哪一个QUADS的哪一个channel上的专用refclk。

相邻3个QUAD可以合用中间QUAD的某一个channel上的refclk。

此例QUAD112和QUAD113共用QUAD112上channel0上clk。

因为是8G的速率故后面的QUAD PLL全部勾选。

此处GTX Source选用112通道的时钟
总结
3 生成bin文件
注意IBERT核默认是生成bit文件,如果需要生成bin文件的话需要修改ise14_4\gtx\ipcore_dir\chipscope_ibert\implement \implement.sh文件。

STEP1:在implement.sh中添加–g Binary:Yes
STEP2: 执行刚才修改的implement.sh文件。