参数提取对GDSII database进⾏gate-level寄⽣参数抽取VIMICRO 祝侃1.Abstract伴随着SOC技术的发展，⾃动布局布线规模不断扩⼤，同时产品的上市周期由于市场竞争的加剧压⼒也愈来愈⼤。
因此，如何提⾼⾃动布局布线设计中寄⽣参数验证的效率成为众多IC设计者必须要考虑的重要课题。
通过引⼊calibre DRC/LVS/XRC，vimicro已经发展了⼀套提⾼⾃动布局布线设计验证效率的⽅法，这些⽅法包括GDSII⽂件的直接处理，使⽤gate-level寄⽣参数抽取来满⾜数字电路的时序分析验证，以及修改相应的⽂件来加速寄⽣参数的抽取等。
2. Introduction⾸先，在⾃动布局布线结束后，我们通常会进⾏DRC/LVS检查，然后在 layout editor (如Virtuoso)⾥修改错误，最后得到DRC/LVS clean的GDSII ⽂件。
这个时候前端设计⼈员发现功能有问题进⾏了修改，要求⾃动布局布线作 ECO。
这样原先的DRC/LVS检查都要重新做⼀遍。
对DRC/LVS clean的GDSII ⽂件抽取寄⽣参数，然后拿这个含有寄⽣参数的⽹表作 STA，如果时序可以满⾜要求的话，就不需要做那些重复的⼯作了。
Calibre xRC可以对GDSII 数据进⾏gate level 的寄⽣参数抽取.这样的设计流程是针对于简单的ECO改动，例如IO位置的调整，或者对为数不多的逻辑门连接关系的修改。
对于复杂的改动，还必须应⽤⾃动布局布线的 ECO流程.3. Flow Description1).Run hierarchical LVS (PHDB Generation)执⾏hierarchical LVS是为了对layout做器件和连接关系的抽取，并且建⽴版图和⽹表的cross-reference.2).抽取寄⽣参数 (PDB Generation)Calibre XRC 抽取gate level的寄⽣参数.3).写出⽹表 (FMT)Calibre xRC 从第⼆步抽取的寄⽣参数数据中写出DSPF 或 SPEF ⽹表.4).静态时序分析 (STA)PrimeTime 读⼊DSPF 或 SPEF ⽹表,还有原来的verilog ⽹表和cell library,产⽣SDF⽂件.1).LVS-H⾸先要Run hierarchical LVS,就需要设定hcell list.Calibre xRC 叫做xcell.这个xcell list跟普通的LVS使⽤的hcell list差不多，只是⽐LVS要更严格⼀些，需要Calibre识别出所有的standard cells and micro blocks.这样在第⼆步抽取寄⽣参数的时候Calibre 才知道那些出现在hcell list⾥的cells⾥⾯是不要抽取寄⽣参数的⽽只需要抽取top cell的连接线部分就好了.判断xcell是不是正确的，要看lvs report file⾥top cell的统计结果是不是都是cells⽽没有devices.⽐如下⾯这个结果虽然LVS clean, 但是并不适合做gate level RC extraction.LAYOUT CELL NAME: chip_topSOURCE CELL NAME: chip_topINITIAL NUMBERS OF OBJECTSLayout Source Component Type------ ------ --------------Ports: 370 370Nets: 11098 11098Instances: 303 303 MN (4 pins)307 307 MP (4 pins)150 150 ADFULD1 (7 pins)2873 2873 ADFULDL (7 pins)⼀定要保证在top level的报告中看不到device才可以.LAYOUT CELL NAME: chip_topSOURCE CELL NAME: chip_topINITIAL NUMBERS OF OBJECTSLayout Source Component Type------ ------ --------------Ports: 370 370Nets: 10207 10207Instances: 150 150 ADFULD1 (7 pins)2873 2873 ADFULDL (7 pins)33 33 AOI33D1 (9 pins)1 1 AOI33D2 (9 pins)1 1 AOI33D4 (9 pins)LVS的执⾏命令跟普通的LVS是完全⼀样的:calibre –lvs –hier –hcell -spice svdb/ |tee2).PDB Extraction第⼆步抽取寄⽣参数，Calibre XRC 从2006.3版本开始有个新的选项 -asic,使⽤了这个选项,xRC会对asic design进⾏优化以提⾼抽取的速度.这个新的选项可以使gate level extraction的速度提⾼10倍,并且对内存的消耗也⼤⼤降低.calibre –xrc –pdb –asic –hcell [-rc] |tee3).Ouput netlistCalibre xRC可以写出符合不同后仿真⼯具的⽹表格式,⽐如ELDO,HSPICE, SPECTRE 等. 使⽤PrimeTime⼀般需要DSPF 或SPEF 格式. Calibre xRC从 2006.3 的版本开始有⼀个新的选项 “PRIMETIME”来控制DSPF 和SPEF输出格式,可以使输出的SDPF和SPEF⽹表更加符合PrimeTime的要求,且⽹表⼤⼩缩⼩10倍以上.PEX NETLIST DISTRIBUTED filename DSPF [PRIMETIME]PEX NETLIST DISTRIBUTED filename SPEF [PRIMETIME]在rulefile⾥设置好这个选项就可以写出⽹表了:calibre –xrc –fmt –hcell -all [–g] |tee 由于是从GDSII⽂件抽取gate level的寄⽣参数,calibre 读⼊的是GDSII和 spice netlist,但是要输出供PrimeTime使⽤的⽹表就需要对输出⽹表作⼀些特别处理.需要设置⼏个环境变量:PEX_FMT_SPF_INSTANCE_SECTION OFFPEX_FMT_NOXREF_MODEL_MODE NONEPEX_FMT_SPF_NAME_FILTER_MODE “X”PEX_FMT_SPF_LUMPED_MODEL_MODE NONE新的[PRIMETIME]选项也可以⾃动设置PEX_FMT_SPF_INSTANCE_SECTION OFF 和PEX_FMT_SPF_NAME_FILTER_MODE “X”.⼤家千万不要被这么多的运⾏命令和环境变量吓坏了,其实写个批处理就很⽅便了.⽐如批处理的名字叫run_xrc#!/bin/csh -fsetenv PEX_FMT_SPF_NAME_FILTER_MODE "X"setenv PEX_FMT_NOXREF_MODEL_MODE NONEsetenv PEX_FMT_EXCLUDE_NET_FILTER ONsetenv PEX_FMT_SPF_INSTANCE_SECTION OFF\rm -rf ./svdbcalibre -lvs -hier -hcell hcells -spice svdb/DESIGN.sp rules |tee lvs.logcalibre -xrc -pdb -turbo -asic -hcell hcells -rc rules |tee pdb.logcalibre -xrc -fmt -all -hcell hcells rules |tee fmt.log4. Conclusion在这个流程中,Calibre LVS是⼀个被业界认可并且⼴泛采⽤的⼯具.在 LVS 的基础上对GDSII数据进⾏寄⽣参数抽取就变得⾮常简单,易于掌握.Calibre xRC 既可以做transistor level extraction也可以做gate level extraction.在这⾥我们使⽤Calibre xRC对GDSII数据进⾏gate level 寄⽣参数抽取,使整个设计流程,特别是后端设计过程变得更加简单并且节省时间.。
