risc-v的illegal instruction
在RISC-V体系结构中，当处理器执行到一个不合法的指令时，会产生一个叫做"illegal instruction"的异常。这个异常发生在处理器无法识别或执行的指令时，可能是由于以下原因：
1. 不支持的指令：处理器不支持或未实现某个特定的指令。这可能是因为实现的RISC-V子集不包含该指令，或者目标硬件不支持该指令。
2. 错误的指令格式：指令的二进制表示形式不符合RISC-V指令集的规范，这可能是由于编译器或汇编器生成了错误的二进制指令序列。
3. 特权级别限制：某些特权级别（如用户模式）下，可能会限制某些特定指令的执行，当非特权级别的代码尝试执行这些指令时，会触发"illegal instruction"异常。
当处理器检测到不合法的指令时，它会发出一个异常，并通过异常处理机制将控制权转移到相应的异常处理程序。异常处理程序可以选择将该异常视为错误，并中止程序执行，或者采取其他操作，如记录日志或处理异常。
mret sret ret指令
“mret”、“sret”和“ret”是在RISC-V指令集架构中常见的指令。这些指令通常用于处理器的特权级转换和异常处理。
首先，“ret”指令用于从函数调用中返回，它会将程序计数器设置为保存在栈中的返回地址，以便程序可以继续执行调用该函数之前的指令。
其次，“sret”指令用于将处理器从“机器模式”切换到“超级用户模式”，这是RISC-V处理器中的特权级之一。当操作系统内核需要从内核模式切换回用户模式时，会使用这个指令。
最后，“mret”指令用于将处理器从“机器模式”切换到“用户模式”，这也是RISC-V处理器中的特权级之一。当处理器需要从中断处理程序返回到用户程序时，会使用这个指令。
总的来说，“mret”、“sret”和“ret”指令在RISC-V架构中扮演着重要的角色，用于处理特权级转换和异常处理，确保处理器能够正确地从特权模式切换回用户模式，并从函数调用中正确返回。这些指令在操作系统和编译器的开发中起着至关重要的作用，以确保程序能够正确地执行和管理特权级。
RISC-VCPU加电执⾏流程
市⾯上采⽤RISC-V架构的CPU很多，且没有如X86那样⾼度细节的标准，故采⽤说明⽂档详细的SiFive Freedom U540-C000芯⽚来做介绍（下⾯统⼀称为FU540）。FU540⽀持多种启动⽅式，且由MSEL针脚控制。
在了解启动流程之前，⾸先需要明确RISC-V的三种启动模式1. M-mode(Machine Mode)2. S-mode(Supervisor Mode)3. U-mode(User Mode)
在系统加电启动后会处于M-mode，有关启动模式将在下⽂详细讲解。
通常，RISC-V启动顺序流程包含以下⼏个阶段：RISC-V上游引导流程类似。ROM是ZSBL。FSBL加载器是SoC专⽤的。将由Coreboot和/或U-Boot SPL替代。运⾏时是OpenSBI。它提供运⾏时服务。U-Boot是OpenSBI中的有效负载。
1. Zeroth Stage Boot Loader(ZSBL)，安装在板载的ROM中，处于M-mode2. First Stage Boot Loader(FSBL)，brings up PPLs and DDR, 处于M-mode3. Berkeley Boot Loader(BBL)，adds emulation for soft instructions，处于M-mode4. User Payload，包含软件，如Linux，处于S-mode或U-mode
ZSBL和FSBL均依照MSEL（Mode Select）的设置（这些引脚要接到零或电源，表⽰⾼电平或低电平）加载下⼀阶段的bootloader，具体参照附录A。
1.1 复位向量（第⼀条指令）
Z待加电后，所有核⼼都跳转到0x1004，在这个位置的内存包含如下内容：
Reset vector ROM
所有核⼼将依照复位地址和MSEL跳转，详细信息如下：
1.2 ZSBL（第0阶段Bootloader）
cisc risc vliw 通俗理解 指令系统划分
计算机指令系统是计算机硬件能够识别和执行的一组指令，它是计算机软件和硬件之间的接口。指令系统的设计直接影响到计算机的性能、功能和成本。根据指令系统的特点，可以将指令系统划分为CISC（Complex Instruction Set Computing，复杂指令集计算）、RISC（Reduced Instruction Set Computing，精简指令集计算）和VLIW（Very Long Instruction Word，超长指令字）三种类型。
1. CISC（复杂指令集计算）
CISC是一种早期的指令系统设计方法，其主要特点是指令长度不固定，一条指令可以完成多个操作。CISC指令系统中的指令通常包括数据操作、逻辑操作、控制转移等多种功能。这种设计使得程序员可以用较少的指令完成复杂的任务，提高了编程的灵活性。然而，CISC指令系统的复杂性也带来了一些问题：
- 指令长度不固定导致硬件设计的复杂度增加，降低了处理器的运行速度；
- 由于一条指令可以完成多个操作，需要更多的时钟周期来执行，降低了处理器的性能；
- 程序中存在大量复杂的指令，使得编译器难以优化代码，降低了程序的执行效率。 2. RISC（精简指令集计算）
为了解决CISC指令系统中存在的问题，研究人员提出了RISC指令系统设计方法。RISC的主要特点是指令长度固定，一条指令只完成一个基本操作。这使得硬件设计变得简单，提高了处理器的运行速度和性能。RISC指令系统中的指令主要包括数据操作、逻辑操作和控制转移等基本操作。与CISC相比，RISC具有以下优点：
- 指令长度固定，简化了硬件设计，提高了处理器的运行速度；
- 一条指令只完成一个基本操作，减少了时钟周期的数量，提高了处理器的性能；
- 程序中的基本操作较为简单，便于编译器优化代码，提高了程序的执行效率。
然而，RISC指令系统的局限性在于其编程灵活性较低，程序员需要使用较多的指令来完成复杂的任务。为了解决这个问题，研究人员提出了一些改进措施，如引入宏指令、变长指令等技术，以提高RISC指令系统的编程灵活性。
riscv p扩展 v扩展指令
RISC-V是一种开放指令集架构（ISA），它的设计目标是提供一种灵活且可定制的处理器架构，适用于各种应用场景。P扩展和V扩展是RISC-V指令集的两个重要扩展部分，它们为RISC-V架构增加了更多的功能和能力。
P扩展（Privileged Architecture Extension）是RISC-V架构中的特权指令扩展，它为处理器提供了更高级别的特权操作和管理功能。在P扩展中，新增了一些特权指令，如访问控制、中断管理、异常处理等。这些特权指令使得处理器能够更好地管理系统资源，并提供更高级别的安全性和可靠性。
V扩展（Vector Extension）是RISC-V架构中的向量指令扩展，它为处理器增加了向量计算的能力。向量计算是一种并行计算方式，它能够同时对多个数据进行操作，从而提高计算效率。V扩展中新增了一些向量指令，如向量加载、向量存储、向量运算等，这些指令可以在单个指令周期内同时处理多个数据，从而加快计算速度。
P扩展和V扩展的结合，使得RISC-V架构具备了更强大的特权管理和向量计算能力。这使得RISC-V架构适用于各种应用场景，如嵌入式系统、高性能计算、人工智能等。同时，由于RISC-V是一种开放的指令集架构，任何人都可以使用和定制它，这进一步增强了RISC-V的灵活性和可定制性。
总的来说，RISC-V架构的P扩展和V扩展为处理器提供了更多的特权管理和向量计算功能。这使得RISC-V成为一种非常有前景和潜力的处理器架构，能够满足各种不同应用场景的需求。随着RISC-V的不断发展和完善，相信它将在未来的计算领域发挥重要的作用。
