用石英钟机芯制作多功能实用电路

多功能数字钟的电路设计目录：一、设计题目二、设计任务和要求三、电路原理分析与程序设计四、元器件五、仿真图六、心得体会七、参考文献资料八、实物图一、题目：多功能数字钟的电路设计二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。

2）具有校准时、分的功能。

3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。

选做：1）闹钟功能，可按设定的时间闹时。

2）日历显示功能。

将时间的显示增加“年”、“月”、“日”。

三，电路原理分析与程序设计1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。

石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。

数字钟的整机逻辑框图如下：译码显示电路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器1)555秒脉冲发生电路与晶振秒脉冲发生电路的比较555与RC组成的多谐振荡器，产生频率 f=1kHz的方波信号，则可设计出相应的电路，其中RP可微调振荡器的输出频率f。

555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。

要产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。

但是相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，所以最后决定采用晶振脉冲发生电路。

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

多功能电子时钟的设计一、设计任务及技术指标1.时钟以24小时为一代数周期。

2.具有“时”、“分”校时功能。

3.设计一台具有显示“时”“分”“秒”十进制数的数字钟。

4.整点报时功能。

要求报时声音四低一高，最后一响为整点。

二、设计步骤和方法1.原理了解，清楚设计内容。

2.方案设计：画出原理草图。

3.教师检查通过原理设计。

4.原理及连线图绘制，仿真结果正确。

5.安装实际电路。

6.调试，功能实现。

7.教师检查及答辩。

8.完成设计报告。

三、基本原理说明数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz 的秒脉冲。

分频用CD4060分出2Hz的脉冲，再用74LS74分出1Hz的脉冲。

然后1Hz脉冲送到秒计数器的个位，秒计数器是由两块CD4518组成的六十进制计数器。

校时电路的秒十位接分计数器的个位，分计数器也是由两块CD4518 组成的六十进制计数器。

校时电路的分计数器的十位接入时计数器的个位，时计数器也是由两块CD4518 组成的二十四进制计数器。

校时电路的S1、S2 控制“校时”和“校分”。

各个计数器分别接译码器，各个译码器分别接显示器。

电子时钟电路实际上是对1kz的标准频率进行计数的计数电路。

多功能电子时钟是采用数字电路实现“时”、“分”、“秒”数字显示的计数装置，具体实现为：用石英晶体振荡器产生1秒的标准“秒”信号：设计60进制计数器，即60秒累计1分;60分累计1小时，并以24小时为一计时周期；各自引到显示器能显示“时”、“分”、“秒”；具有整点报时功能，要求报时声音四低一高，最后一响为整点；由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。

数字钟课程设计方框图如下：1.振荡器及分频器CC4060和74HC74组成的脉冲产生电路及分频电路数字电子钟要想最终设计成功必须要有精确而稳定的秒信号产生，通常先用石英晶体振荡器产生32768Hz的脉冲，经过整形、分频产生1Hz的秒脉冲。

时钟振荡器应用电路图在数字电路中常常需要用精确的秒脉冲信号来对检测的信号进行采样取值。

实际中多采用高频振荡器产生高频信号，然后经多级分频电路得到。

这里介绍一种利用高频石英钟集成电路SM5511产生精确的秒脉冲的电路。

工作原理：电路如图所示。

IC1通电后，在其3脚与5脚分别产生正的与负的窄幅脉冲信号。

两路脉冲信号经高速运算放大器IC2比较放大后合并成周期为1秒的窄幅脉冲信号，经IC3 D型触发器后变成周期为2秒，占空比为1的秒脉冲信号。

调节微调电容C1可以改变石英谐振器SJT的振荡频率。

配合高精度的高频计数器调节电容C1便可以得到精确的秒脉冲信号。

精确的秒脉冲信号产生器电路图精确的基准时钟振荡电路：冲信号产生器如图所示，由555和R1、R2、C1组成可控的多谐振荡器，它的振荡频率除与RC时间常数有关外，还可由控制端的直流电平来调节。

而该直流电平由基准频率f。

和555输出的振荡波频率fo=Nfn共同锁定的RS触发器输出的方波，经低通滤波后产生。

CD4001的两个或非门电路组成RS触发器，RS触发器在锁定情况下，输出的占空比不变，因而滤波后的直流电平不变。

若555的振荡频率f0向高漂移（或fn下降），则占空比加大，直流控制电平会相应增加，会使频率下降；反之亦然。

时钟同步的振荡器电路可编程的时钟振荡器电路图石英晶体矩形波振荡器电路主要用于比较新颖的数字系统的时钟脉冲发生器。

该电路的石英晶体处于谐振状态时传输量最大，这时便按晶体的谐振荡率振荡。

由于LM111的高输出阻抗与C2的隔离作用，使得石英晶体的负载非常轻。

振荡频率的稳定度极高。

该电路右获得100KHz的矩形波输出。

石英晶体矩形波振荡器电路图。

多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。

脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。

2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。

Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。

Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。

Ⅴ具有定制控制（定小时）的闹钟功能。

Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。

该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。

秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。

将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。

整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。

校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。

专利名称：石英钟可编程多路时控器专利类型：实用新型专利
发明人：李钟玖
申请号：CN90202806.5
申请日：19900309
公开号：CN2079766U
公开日：
19910626
专利内容由知识产权出版社提供
摘要：一种可编程电子时控器，用于石英钟编程报时、 石英钟钟控打铃等时间控制装置。

由石英钟，安装在 该石英钟机芯上的时针旋转角度检测器，计数脉冲输 入端与该时针旋转角度检测器输出端连接的多级计 数器，地址线分别与该计数器各级输出端连接的随机 存储器，数据端与该存储器数据线连接的读出数据缓 冲寄存器及连接于该缓冲寄存器时钟端和上述存储 器控制功能端的控制电路组成。

申请人：李钟玖
地址：154002 黑龙江省佳木斯市青云街17-9号
国籍：CN
更多信息请下载全文后查看。

实验1多功能计时电路的设计——数字钟1.1 实验目的1．通过实验掌握十进制加法计数、译码、显示电路的工作过程。

2．通过实验深入掌握电路的分频原理和数字信号的测量方法。

3．熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法。

1.2 实验要求1．秒信号发生电路：为计时器提供秒信号2．计时电路：完成0分00秒～9分59秒的计时功能。

3．清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。

4．译码显示电路：显示计时电路产生的数字信息。

5．系统级联调试：将以上电路进行级联完成计时器的所有功能。

1.3 实验原理及框图图1.1 三位计时器示意图计时电路示意图如图1.1所示，计时电路完成计时功能，并且将计时结果传送至显示电路，进而实现显示功能。

原理框图如图1.2所示，主要由计时电路，秒信号发生电路，清零电路和译码显示电路组成。

计时电路在秒信号的作用下，产生0:00~9:59的循环计时，清零电路控制计时电路的清零端，实现时钟的清零，最终将计时电路的输出送至译码显示电路，实现时钟的显示。

图1.2 数字钟的原理框图1.4 单元电路设计1．秒信号发生电路图1.3 秒信号发生电路秒信号发生电路为计时电路提供驱动信号，电路原理如图1.3所示。

为提供较为精确的秒信号，本设计中振荡电路采用215Hz 的石英晶体管为主体的晶振电路，并作为电路的秒信号源。

由于振荡电路产生的源信号为215Hz ，而秒的基准信号频率为1Hz ，则需要对215Hz 信号进行分频，得到1Hz 信号。

分频器采用CD4060和74LS74来实现，CD4060为14位二进制串行计数器，各管脚功能如表1.1所示，功能表如表1.2所示。

虽然CD4060内部有14级由T 触发器构成的二分频器，但实际输出端只有10个：Q 4~Q 10、Q 12~Q 14。

Q 1~Q 3以及Q 11并不引出。

CP 1̅̅̅̅、CP 0̅̅̅̅̅、CP 0为晶振电路的引出端，需接外部石英晶体。

采用石英晶体振荡器和分频器的动态扫描数字钟电路设计与制作引言在电子技术实验教学中，构建的电路设计理念，提高的电路设计能力，是教学的根本目的和核心内容.数字钟电路的设计包括了时序逻辑电路.组合逻辑电路.数码管显示电路和脉冲信号产生电路等内容，内容涉及面宽.综合性强，是电子技术自主性实验教学的典型案例.文中采用了石英晶体振荡器电路.计数电路.动态扫描及译码驱动电路.显示电路和时钟校正电路，来实现该电路.1 系统设计方案本次设计的数字钟，实现对时.分.秒的数字显示，周期为24 h,显示满刻度为23 时59 分59 秒，并具有校时功能.电路主要采用中规模CMOS集成电路，采用电池作电源，通过共阴极LED 数码管显示时钟.该系统由秒脉冲产生模块.计数器模块.译码显示电路模块.动态扫描模块.校时模块组成.其中秒脉冲产生模块由晶体振荡器电路和两个分频器电路组成，动态扫描模块由动态扫描控制信号产生电路.计数器选通控制电路和数码管选通控制电路三部分组成，系统组成框图如图1所示.1.1 秒脉冲产生电路秒脉冲信号由石英晶体振荡器产生，由于晶体振荡器输出频率较高，为了得到1 Hz 的秒信号，需要对振荡器的输出信号进行分频.通常的分频器采用多级二进制计数器来实现.将32 768 Hz 的高频方波信号经32 768（215）次分频后得到1 Hz的方波信号供秒计数器进行计数，即实现该分频功能的计数器相当于15 级二进制计数器.本次设计采用CD4060 来构成14 级2 分频电路.CD4060的9脚.10脚.11脚内含两个非门电路，1脚输出12分频信号，2脚输出13分频信号，3脚输出14分频信号.利用CD4060的两个非门和32768Hz的晶振构成32 768 Hz 的振荡器，然后通过CD4060 进行214 分频得到2 Hz的信号，再经过D触发器CD4013进行一次二分频即可得到1 Hz的秒脉冲.电路图如图2所示.。

由石英钟表集成电路构成的
秒基准信号发生器
5G5544是国产石英钟表集成电路，国外型号为SM5544H。

它是由低压CMOS工艺制成的，功耗极微。

输出端能直接驱动永磁式步进电机，再配以齿轮传动机构和表针，制成石英钟。

5G5544的电源电压范围是＋1.2～2V，典型值为＋1.5V，工作电流仅2μA。

使用一节5号电池可连续工作一年以上。

频率稳定度可达5×10－7，年计时误差约为几十秒。

5G5544的时序波形如图2-3-5所示。

5G5544构成的秒信号发生器电路如图2-3-6所示。

采用32768Hz石英晶体，C是频率微调电容，用来校准时间。

5G5544的驱动信号输出级采用漏极开路的N沟道MOS管，需外接PNP晶体管进行功率放大。

VD1、VD2和3CG21就等效于二输入端或非门。

S为闹时开关，用来“定闹”。

当钟表时间与定闹时间一致时S闭合，从ALO端输出的闹铃脉冲经过VT2（3DG6）驱动压电陶瓷蜂鸣器BZ发声。

若为提高闹铃声，还可将BZ换成微型扬声器，VT2改用JE9014型晶体管。