南邮数电-习题答案

格式：doc
大小：244.00 KB
文档页数：6

真诚为您提供优质参考资料，若有不当之处，请指正。

1 / 6 10.1 PLD器件有哪几种分类方法？按不同的方法划分PLD器件分别有哪几种类型？

PLD器件通常有两种分类方法：按集成度分类和按编程方法分类。按集成度分类，PLD器件可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）两种。具体分类如下：

PLD LDPLD HDPLD PROM

PLA

PAL

GAL

CPLD

FPGA

按编程方法分类，PLD器件可分为一次性编程的可编程逻辑器件、紫外线可擦除的可编程逻辑器件、电可擦除的可编程逻辑器件和采用SRAM结构的可编程逻辑器件四种。

10.2 PLA、PAL、GAL和FPGA等主要PLD器件的基本结构是什么？

PLA的与阵列、或阵列都可编程；PAL的与阵列可编程、或阵列固定、输出结构固定；GAL的与阵列可编程、或阵列固定、输出结构可由用户编程定义；FPGA由CLB、IR、IOB和SRAM构成。逻辑功能块（CLB）排列成阵列结构，通过可编程的内部互连资源（IR）连接这些逻辑功能块，从而实现一定的逻辑功能，分布在芯片四周的可编程I/O模块（IOB）提供内部逻辑电路与芯片外部引出脚之间的编程接口，呈阵列分布的静态存储器（SRAM）存放所有编程数据。

10.3 PAL器件的输出与反馈结构有哪几种？各有什么特点？

PAL器件的输出与反馈结构有以下几种：

（1）专用输出结构：输出端为一个或门或者或非门或者互补输出结构。

（2）可编程输入/输出结构：输出端具有输出三态缓冲器和输出反馈的特点。

（3）寄存器输出结构：输出端具有输出三态缓冲器和D触发器，且D触发器的Q端又反馈至与阵列。

（4）异或输出结构：与寄存器输出结构类似，只是在或阵列的输出端又增加了异或门。真诚为您提供优质参考资料，若有不当之处，请指正。

2 / 6 10.4 试分析图P10.4给出的用PAL16R4构成的时序逻辑电路的逻辑功能。要求写出电路的激励方程、状态方程、输出方程，并画出电路的状态转移图。工作时，11脚接低电平。图中画“×”的与门表示编程时没有利用，由于未编程时这些与门的所有输入端均有熔丝与列线相连，所以它们的输出恒为0。为简化作图，所有输入端交叉点上的“×”不再画，而改用与门符号里面的“×”代替。（提示：R为同步清0控制端，C为进位信号输出端）

该时序逻辑电路由4个D触发器和若干门电路构成，设17、16、15、14引脚对应的D触发器的输出分别用0123QQQQ、、、表示，电路的激励方程如下：

01203133QQQQQQQRD

01312022QQQQQQQRD

023023011QQQQQQQQRD

输出方程为：

0123QQQQC， 33QY，22QY，11QY，00QY

状态方程为：

012031333QQQQQQQRDQ

013120222QQQQQQQRDQ

0230230111QQQQQQQQRDQ

0Q1231231231230QQQQQQQQQQQQRD

电路的状态转移图如下：真诚为您提供优质参考资料，若有不当之处，请指正。

3 / 6 Q3Q2Q1Q0 / Y3Y2Y1Y0 C

1110 1100 1101 1001

0111

0110 1010 1000

0001 0000 0010 0011 0100 1111

1011

0101 /0000 1 /0001 1 /0011 1 /0010 1

/0110 1

/0111 1

/0101 1

/0100 1 /1100 1 /1101 1 /1111 1 /1110 1

/1010 1 /1011 1 /1001 1 /1000 0

电路的逻辑功能：

输出为循环码的模16加法计数器，R为同步清0控制端，1有效，C为进位信号输出端，为0时，表示计数器处于最大值。

10.5 GAL和PAL有哪些异同之处？各有哪些突出特点？

GAL和PAL相同之处：基本结构都是与阵列可编程，或阵列固定的PLD。

相异之处：PAL的输出结构固定，而GAL的输出结构可由用户编程确定；相当一部分的PAL器件采用熔断丝工艺，而GAL器件采用EECMOS工艺。

突出特点：用PAL器件设计电路时，不同的应用场合，应选用不同型号的PAL器件，且相当一部分的PAL器件为一次性编程。同一型号的GAL器件可应用于不同的设计场合，且可多次编程。

10.6 GAL16V8的OLMC有哪几种具体配置？

在SYN、AC0、AC1（n）的控制下，OLMC可配置成5种不同的工作模式：

（1） SYN=1，AC0=0，AC1（n）=1时，为专用输入模式；

（2） SYN=1，AC0=0，AC1（n）=0时，为专用组合输出模式；

（3） SYN=1，AC0=1，AC1（n）=1时，为反馈组合输出模式；

（4） SYN=0，AC0=1，AC1（n）=1时，为时序电路中的组合输出模式；

（5） SYN=0，AC0=1，AC1（n）=0时，为寄存器输出模式；

10.7 ispGAL16Z8在结构上与GAL16V8相比有哪些异同之处？

ispGAL16Z8除了包含有GAL16V8的结构外，比GAL16V8增加了4条引线：数据时钟DCLK，串行数据输入SDI，串行数据输出SDO及方式控制MODE；增加了与编程有关的附加控制逻辑和移位寄存器。

10.8 GAL16V8的电子标签有什么作用？它最多由几个字符组成？加密后电子标签还能否读出？

电子标签起到标识作用，可供用户存放各种备查的信息，如器件的编号、电路的名称、编程日期、编程次数等。电子标签最多可由8个字节的任意字符组成。它不受加密位的控真诚为您提供优质参考资料，若有不当之处，请指正。

4 / 6 制，随时都可访问读出。

10.9 GAL16V8用作时序逻辑设计时，其时钟和输出使能信号怎样加入？输出使能信号是高电平有效还是低电平有效？

GAL16V8用作时序逻辑设计时，1脚接时钟信号CLK，11脚接输出使能信号OE，OE为低电平有效。

10.10 GAL16V8每个输出最多可有多少个乘积项？如要求用GAL16V8来实现包含9个乘积项的函数F=PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7+ PT8+ PT9，怎么办？

GAL16V8每个输出最多可有8个乘积项。令F1= PT1+ PT2+ PT3+ PT4+ PT5+ PT6+ PT7，用2个OLMC来实现函数F（此时GAL16V8的OLMC工作在反馈组合输出模式，最多能实现7个乘积项相加），一个OLMC实现7个乘积项相加（即函数F1），从相应的芯片引脚输出并反馈到与阵列，使F1作为一个输入项，另一个OLMC实现F1和PT8、PT9相加，从相应的芯片引脚输出，从而实现函数F。

真诚为您提供优质参考资料，若有不当之处，请指正。

5 / 6

× 1

1 &

≥1 1

& ≥1

≥1 1

1 1D

≥1

EN 1D

≥1

EN 1D

≥1

EN 1D

1 11 12 13 14 15 16 17 18 19 1

1 9

(PAL16R4) × × × × × × × ×

× × × × × × × × ×

OE R

× × × × × × × × ×

× × ×

× × × × × ×

× × × × × × × ×

× × × × × × × × × × × × × × × × ×

× × × ×

× × ×

× × × × × × × ×

× × × × × × × × 0～3 4～7 8～11 12～15 16～19 20～23 24～27 28～31

～

真诚为您提供优质参考资料，若有不当之处，请指正。

6 / 6 10.11 Xilinx公司LCA系列的FPGA由哪几种逻辑单元组成？这些逻辑单元分别起什么作用？

Xilinx公司LCA系列的FPGA由可编程逻辑模块（CLB）、可编程I/O模块（IOB）、可编程互连资源（IR）和静态存储器（SRAM）4种逻辑单元组成。

CLB用来实现规模不大的组合或时序逻辑电路；IOB用来连接内部逻辑电路与芯片外部引出脚；IR用来连接CLB与CLB，CLB与IOB，实现复杂的逻辑功能；SRAM存放编程数据。

10.12 XC2000系列的CLB的组合逻辑电路的输入线和输出线各有几根？能够实现什么样的逻辑函数？

XC2000系列的CLB的组合逻辑电路有4个输入线（A、B、C、D）和2个输出线（X、Y）。能够实现4变量组合逻辑函数、或两个3变量的组合逻辑函数、或含有A、B、C、D、Q五个变量的组合逻辑函数。

10.13 XC2000系列的IOB能够配置为哪几种IO形式？

XC2000系列的IOB能够配置为5种IO形式：组合输入、寄存器输入、组合输出、带三态控制的输出缓冲、双向I/O。

10.14 XC2000系列的IR有哪几种形式？分别起什么作用？

XC2000系列的IR可分为三类：金属线、开关矩阵和可编程连接点。金属线又可分为通用互连、直接互连和长线三种，金属线是连接各模块的通道，形成由多个CLB、IOB组成的电路；开关矩阵、可编程连接点都为可编程开关，用来连接各金属线段。

10.15 ispLSI器件在结构上分为几个部分？

ispLSI器件在结构上分为5个部分：通用逻辑模块（GLB）、集总布线区（GRP）、输出布线区（ORP）、输入/输出单元（IOC）和时钟分配网络。

10.16 ispLSI 1000 系列的GLB分几个部分？各有什么功能？

ispLSI 1000 系列的GLB分为4个部分：与阵列、乘积项共享阵列、4输出逻辑宏单元和控制逻辑。

与阵列：形成20个乘积项。乘积项共享阵列：允许GLB的4个输出共享来自与阵列的20个乘积项。4输出逻辑宏单元：用于实现组合输出或时序输出。控制逻辑：用于产生时钟信号、复位信号、输出使能信号。

10.17 ispLSI器件中乘积项有多种用途，请列出ispLSI 1000 系列20个乘积项的功能。

乘积项0，4，8，13可作为异或门的输入，或作为或门的输入，或直接作为触发器的输入。

乘积项12，17，18，19可不加入相应的或门，乘积项12用作乘积项时钟或复位信号，乘积项19可用作复位信号或输出使能信号。

其余乘积项作或门的输入。

数电习题

1、试设计一个供三人使用的表决逻辑电路。即三个人中，有两个或三个人表示同意，则表决通过，否则为不通过。

（1）进行逻辑抽象，列出真值表。

（2）根据真值表，画出三变量逻辑函数卡诺图并化简。

（3）画出逻辑电路图

2、设计一个4变量多数表决电路(4个变量中有3个或4个变量为1时输出为1)。要求：

（1）列出逻辑状态真值表表；

（2）写出逻辑表达式并化简；

（3）用与非门画出最简逻辑图。

3、在举重比赛中，有A、B、C三位裁判，其中A为主裁判，当两位或两位以上裁判（其中必须包括A裁判在内）认为运动员上举合格，才可发出合格信号，试用与非门设计上述要求的组合逻辑电路。

要求：（1）列出逻辑状态真值表表；

（2）写出表达式；

（3）画出逻辑图。

4、什么是模拟信号和模拟电路？什么是数字信号和数字电路？与模拟电路相比，数字电路有何优点？

答：（1）、模拟信号是指用连续变化的物理量表示的信息，其信号的幅度，或频率，或相位随时间作连续变化，或在一段连续的时间间隔内，其代表信息的特征量可以在任意瞬间呈现为任意数值的信号。模拟电路是指用来对模拟信号进行传输、变换、处理、放大、测量和显示等工作的电路。

（2）、数字信号指自变量是离散的、因变量也是离散的信号，这种信号的自变量用整数表示，因变量用有限数字中的一个数字来表示。在计算机中，数字信号的大小常用有限位的二进制数表示。用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统（3）、数字信号处理具有抗干扰、传输质量高、设置和修改方便、容易实现自适应处理等特点，这些都是数字电路比模拟电路优越的地方。

5、组合逻辑电路和时序逻辑电路在逻辑功能上有什么不同？

答：时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关

南邮模拟电子第8章-功率放大电路习题标准答案

习题

1. 设2AX81的ICM=200mA，PCM=200mW，U(BR)CEO=15V；3AD6的PCM=10W（加散热板），ICM=2A，U(BR)CEO=24V。求它们在变压器耦合单管甲类功放中的最佳交流负载电阻值。

解：当静态工作点Q确定后，适当选取交流负载电阻值LR，使Q点位于交流负载线位于放大区部分的中点，则可输出最大不失真功率，此时的LR称为最佳交流负载电阻。

忽略三极管的饱和压降和截止区，则有LCQCCRIU。

同时应满足以下限制：CMCQCCPIU，2(BR)CEOCCUU，2CMCQII。

(1)对2AX81而言，应满足mW200CQCCIU，V5.7CCU，mA100CQI。取mW200CQCCIU。

当V5.7CCU时，mA7.26CQI，此时LR最大，k28.07.265.7L(max)R；

当mA100CQI，V2CCU时，此时LR最小，k02.01002L(min)R；

故最佳交流负载电阻值LR为：k28.0~k02.0。

(2)对3AD6而言，应满足W10CQCCIU，V12CCU，A1CQI。取W10CQCCIU。

当V12CCU时，A83.0CQI，此时LR最大，46.1483.012L(max)R；

当A1CQI时， V10CCU，此时LR最小，10110L(min)R；

故最佳交流负载电阻值LR为：46.14~10。

2. 图题8-2为理想乙类互补推挽功放电路，设UCC=15V，UEE=－15V，RL=4Ω，UCE(sat)=0，输入为正弦信号。试求

(1) 输出信号的最大功率；

(2) 输出最大信号功率时电源的功率、集电极功耗（单管）和效率；

(3) 每个晶体管的最大耗散功率PTm是多少？在此条件下的效率是多少？ uiV1V2UCCuo－UEERL

南京邮电大学高数书上的习题答案下册

南京邮电大学-高数书上的习题答案(下册)

2 南京邮电大学《高等数学》(下册) 习题参考答案

第七章

习题7.1

2.(1);)()(32DDdyxdyx (2) ;)()(23DDdyxdyx

(3);1xyzdvxyzdv (4);)()(2222222dvzyxdvzyx

3. (1);02I (2);10036I

(3);33323323I

习题7.2

1.(1) ;),(),(44020402yyxdxyxfdydyyxfdx或

(2);),(),(22222200yryrrxrrrdxyxfdydyyxfdx或

(3) ;),(),(),(22121121121yyxxdxyxfdydxyxfdydyyxfdx或

(4)222222221411142411142414(,)(,)(,)(,)xxxxxxxxdxfxydydxfxydydxfxydydxfxydy或

.),(),(),(),(2222222241.11141144124421yyyyyyyydxyxfdydxyxfdydxyxfdydxyxfdy

2.(1) ;),(110xdyyxfdx

(2) ;),(240xxdyyxfdx

(3) ;),(21011xdyyxfdx

(4);),(212111yydxyxfdy

(5) ;),(10eeydxyxfdy (6)

3 .),(),(arcsinarcsin10arcsin201yyydxyxfdydxyxfdy

南邮数电-第5章习题答案

5.1 基本触发器的逻辑符号与输入波形如图P5.1所示。试作出 Q、Q 的波形。

图 P5.1

5.2 图P5.2电路，在开关S由A点拨到B点，再由B点拨回A点过程中，A、B两点电压波形如图中所示。试作出 Q 和 Q 端的波形。

图 P5.2

SDRDQQ345TitleNumSizeBDate:24-MaFile:E:\DesSRQQSRDDABCD6543TitleNumberRevisionSizeBDate:24-Mar-2002Sheet of SRRRS+5VBAQQUAtUBtQttQ

5.3 分析图P5.3的逻辑功能：列出真值表，导出特征方程并说明 SD 、RD

的有效电平。

解：(1)列真值表如下 (2)求特征方程

5.4 对于图P5.4电路，试导出其特征方程并说明对A、B的取值有无约束条件。 Ø1 111 000 1Qn0 0Qn+1SDRDØ00100Ø11100101011SDRDQnSDRD=0Qn+1=SD+RDQnQRD≥1G1≥1G2QSD图

解：(1)列真值表如下 (2)求特征方程

5.5 试写出图P5.5触发器电路的特征方程。

QA&G1≥1G2QB图 11 1Qn1 010 110 0Qn+1A B101100111011111001ABQnQn+1=A+B+Qn对A、B的取值时，Qn+1=S+RQnSR=0CP=1图 QR≥1≥1QS&&CPCP=0时，

5.11 画出图P5.11电路Q端的波形。设初态为“0”。

解：特征方程为：而且，Q端波形如图P5.11所示。

图P5.11

5.12

5.12 画出图P5.12电路中Q1、Q2 的波形。

解：特征方程为：

下载提示

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

南邮数电-习题答案

合集下载

数电习题

南邮模拟电子第8章-功率放大电路习题标准答案

南京邮电大学高数书上的习题答案下册

南邮数电-第5章习题答案

文档推荐

最新文档