计组实验-运算器实验

计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。

运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。

在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。

实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。

经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。

经过优化后，运算器的速度提高了20%，功耗降低了10%。

实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。

通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。

这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。

参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。

运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。

计算机组成原理运算器实验报告计算机组成原理运算器实验报告1. 简介本报告旨在介绍我们小组进行的计算机组成原理运算器实验，包括实验目的、实验过程、实验结果以及总结。

2. 实验目的•理解运算器在计算机系统中的作用和原理。

•掌握运算器设计和实现的基本方法。

•熟悉计算机寄存器的结构和功能。

•熟练使用Verilog HDL进行电路设计和仿真。

3. 实验过程实验准备•阅读相关教材和文献，了解运算器的基本原理和设计方法。

•确定实验所需的功能和性能要求。

•分析运算器的输入输出信号及其功能。

•设计运算器的数据通路和控制逻辑。

运算器设计与实现1.根据实验要求，设计运算器的数据通路和控制逻辑，并使用Verilog HDL进行电路定义。

2.编写仿真测试程序，验证设计的运算器在不同情况下的正确性和性能。

3.将设计的电路综合为目标器件，并进行逻辑门级的仿真和验证。

4.将综合结果下载到目标芯片上进行验证和测试。

实验结果•实验结果表明，设计的运算器在满足要求的情况下能够正确地完成各种运算操作。

•通过仿真和验证，验证了运算器的正确性和性能。

4. 实验总结•本实验通过设计和实现计算机组成原理运算器，进一步加深了我们对运算器原理和设计的理解。

•验证了运算器的正确性和性能，提高了我们的动手实践能力和团队协作能力。

•在实验过程中，我们遇到了一些问题和挑战，但通过不断学习和尝试，最终解决了这些问题。

•通过本次实验，我们深刻认识到如何将理论知识应用于实际问题的重要性，同时也意识到了自己在计算机组成原理领域的不足之处，将继续努力提高自己的能力。

5. 参考文献•张泽民. 计算机组成原理. 电子工业出版社, 2018. •Patterson, D. A., & Hennessy, J. L. (2017). Computer Organization and Design: The Hardware Software Interface.Morgan Kaufmann.。

计算机组成原理课程设计运算器实验2报告计算机组成原理与接口技术课程设计实验报告学院：计算机科学与工程学院专业：计算机科学与技术班级：二班学号：姓名：徐新凯评分：130501021620XX年12月30日1实验名称：运算器实验目的：熟练掌握算术逻辑单元的应用方法；进一步熟悉简单运算器的数据传送原理；画出逻辑电路图及布出美观整齐的接线图；熟练掌握有关数字元件的功能和使用方法。

熟练掌握子电路的创建及使用。

实验原理：本实验仿真单总线结构的运算器，原理如图2-2所示。

相应的电路如图2-3所示。

电路图中，上右下三方的8条线模拟8位数据总线；K8产生所需数据；74244层次块为三态门电路，将部件与总线连接或断开，切记总线上只能有一个输入；两个74273层次块作为暂存工作寄存器DR1和DR2；两个74374层次块作为通用寄存器组；众多的开关作为控制电平或打入脉冲；众多的8段代码管显示相应位置的数据信息；核心为8位ALU层次块。

图2-2 单总线结构的运算器示意图实验内容：在Multisim画出电路图并仿真，完成如下操作。

说明整个电路工作原理。

说明74LS244N的功能及其在电路中作用，及输入信号G 有何作用；说明74LS273N的功能及其在电路中作用，及输入信号CLK有何作用；说明74LS374N的功能及其在电路中作用，及输入信号CLK和OC有何作用；2K8产生任意数据存入通用寄存器GR1。

K8产生任意数据存入通用寄存器GR2。

完成GR1+GR2→GR1。

完成GR1-GR2→GR2。

完成GR1∧GR2→GR1。

完成GR1∨GR2→GR2。

完成GR1⊕GR2→GR1。

~GR1→GR2。

~GR2→GR1。

实验电路图如下：3其中的一些层次块： 74244_BLOCKD电路图：74273_BLOCK电路图：474374_BLOCK电路图：K8_BLOCK电路图：58BIT_ALU_BLOCK电路图：总结及心得体会：通过实验二，我系统地了解运算器的原理，明白了怎样将数据存入通用寄存器以及将寄存器中的数据通过总线传入暂存器，然后通过输入运算器之后进行运算等等一系列的过程，受益匪浅。

实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。

2．熟悉简单运算器的数据传送通路。

3．验证运算器74LS181的算术逻辑功能。

4．按给定数据，完成指定的算术、逻辑运算。

二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。

RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。

双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。

DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。

DR1接ALU 的A输入端口，DR2接ALU的B输入端口。

一. 实验目的及要求(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

二. 实验模块及实验原理本实验的原理如图1-1-1所示。

运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B ，三个部件同时接受来自 A 和B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号 S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。

如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。

ALU中所有模块集成在一片CPLD 中。

逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。

移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。

图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。

每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连, 而没有同任何输入相连的则输出连接0 。

(2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。

例如，在4 位矩阵中使用‘右1 ’和‘左 3 ’对角线来实现右循环 1 位。

(3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。

使用另外的逻辑进行移位总量译码和符号判别。

运算器部件由一片CPLD 实现。

ALU的输入和输出通过三态门74LS245 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZ。

请注意：实验箱上凡丝印标注有马蹄形标记‘’，表示这两根排针之间是连通的。

图中除 T4和CLR ，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的CLR 按钮。

计算机组成原理实验实验一运算器实验（一）算术逻辑运算实验一、实验目的1、掌握简单运算器的数据传送通路。

2、验证运算功能发生器（74LS181）的组合功能。

二、实验原理1、实验中所用的运算器数据通路图1所示。

三、实验步骤1、用二进制数码开关向DR1和DR2寄存器置数。

具体操作步骤图2所示。

2、验证74LS181的算术运算和逻辑运算功能（二） 进位控制实验一、实验目的1、验证带进位控制算术运算功能发生器的功能。

2、按指定数据完成几种算术运算。

二、实验原理实验原理图如图3所示。

三、实验步骤1、用二进制数码开关向DR1和DR2寄存器置数向DR1存入01010101，向DR2存入10101010。

具体操作步骤图4所示。

图2图3 进位控制实验原理图2、进位标志清零S3 S2 S1 S0 M 的状态置为00000，AR 状态置为0，按动微动开关KK2。

进位标志指示灯CY 亮时表示无进位，进位标志为“0” ；指示灯CY 灭时表示有进位，进位标志为“1”。

3、验证带进位运算及进位锁存功能时，使Cn=1, Ar=0, SW-B=1。

T4脉冲到来时，将本次运算的进位结果锁存到进位锁存器中。

注意观察进位标志显示灯CY 。

（三） 移位运算实验一、实验目的验证移位运算控制的组合功能。

二、实验原理移位运算实验原理图如图5所示， 74LS299功能表如表1所示图4表1 74LS299功能表三、实验步骤1、移位操作：（1）置数，具体步骤如图6所示。

2、移位，参照功能表改变S0 S1 T4 299-B 的状态，按动微动开关KK2,观察移位的结果。

实验二 存储器实验一、实验目的掌握静态随机存储器的工作特性及数据的读写方法。

二、实验原理图5 移位运算实验原理图图6实验所用的静态存储器电路原理图如图7所示。

三、实验步骤1、写操作。

给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤图8所示（以向0号单元写入数据11为例）。

************************************《计算机组成原理》 实验报告实验名称 运算器实验、通用寄存器实验、移位寄存器实验实验室 实验日期实验一 运算器实验一、实验目的1.掌握简单运算器的数据传输方式。

2.验证运算器功能发生器（74LS181）及进位控制的功能组合。

3.完成不带进位及带进位算术运算实验、逻辑运算实验，了解算术逻辑运算单元运用。

二、实验原理（一）算术运算实验图7-1-1 运算器电原理图1、写操作原理：由图7-1-1，令SW-B=1，经过273再经过非门后为0，但三态门245是低电平有效，所以三态门收到的是1，表示接受数据开关置的数，之后数据到达数据总线即将进入运算器，此时令LDDR1=1，经273再经与门进入运算单元的DR1(273)，数据写入寄存器DR1；同理数据写入DR2也是如此，这是数据的写入原理。

2、读操作原理：由图7-1-1，令SW-B=0，经过273再经过非门后为1，但三态门245是低电平有效，所以三态门得到的是0，表示不接受数据开关置的数，令LDDR1和2都得0，表示禁止数据写入它们，令CBA=010表示数据从其它部件送总线，经138进入运算单元的74LS245，因为74LS245与两片ALU （181）相连，其中一片181又与5/8 273相连，此时令M 、S0、S1、S2、S3都为1，则181工作，查询181的逻辑功能，得出M=1表示进行逻辑运算，姓名 学号 班级 年级 指导教师S0、S1、S2、S3都为1表示F=A，则数据总线显示寄存器DR1中的内容，上述操作不变，只改变S0、S1、S2、S3为0101表示F=B数据总线显示寄存器DR2中的内容，此为读操作的原理。

3、算术运算原理（不带进位加）：由图7-1-1，令CBA=010表示数据从其它部件送总线，令CN=1表示无进位的，M=1表示逻辑运算，S0、S1、S2、S3分别为1001经查询181的逻辑功能表后知F=A+B，按单步后，数据总线单元显示寄存器DR1和2中内容的相加结果，这是算术运算的原理。

实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。

2.掌握简单运算器的数据传送通道。

3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。

4.能够按给定数据，完成实验指定的算术/逻辑运算。

2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。

每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。

2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。

3 通过总线输出寄存器DR1和DR2的内容。

（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。

ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。

S3,S2,S1,S0高电平有效。

2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。

4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。

逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。

低电平有效。

SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。

低电平有效。

5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。

6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。

《计算机组成原理》课程实验实验内容●EL－ＪY-II计算机组成原理实验系统简介使用说明及要求●实验一:运算器实验●实验二：移位运算实验●实验三:存储器实验和数据通路实验EＬ－JY－Ⅱ计算机组成原理实验系统简介使用说明及要求EL-JY-Ⅱ型计算机组成原理实验系统是为计算机组成原理课的教学实验而研制的,涵盖了目前流行教材的主要内容,能完成主要的基本部件实验和整机实验，可供大学本科学习《计算机组成原理》、《计算机组成和结构》等课程提供基本的实验条件,同时也可供计算机其它课程的教学和培训使用。

一．基本特点1、本系统采用了新颖开放的电路结构:(1）、在系统的总体构造形式上,采用“基板+ CPU板”的形式,将系统的公共部分,如数据的输入、输出、显示单片机控制及与PＣ机通讯等电路放置在基板上，它兼容8位机和16位机,将微程序控制器、运算器、各种寄存器、译码器等电路放在CPＵ板上，而CPU板分为两种:8位和16位,它们都与基板兼容，同一套系统通过更换不同的CＰU板即可完成8位机或16位机的实验，用户可根据需要分别选用8位的CＰＵ板来构成8位计算机实验系统或选用1６位的ＣＰU板来构成1６位计算机实验系统;也可同时选用8位和16位的ＣPU板,这样就可用比一套略多的费用而拥有两套计算机实验系统,且使用时仅需更换ＣPU板，而不需做任何其它的变动或连接,使用十分方便。

(2)、本系统提供有面包板和ＣPLD实验板(可选）,学生能自己设计实验内容,达到开拓思维,提高创新和设计能力的目的。

2、本系统上安装有６３个拨动开关、4个按钮开关和65个发光二极管，既可在单片机的控制下进行编程和显示,完成实验，也可与PC机联机使用，可在PC机上进行编程、传送、装载程序、调试和运行等操作；还可以手动的方式完成全部的实验，并具备单步执行一条微指令、单步执行一条机器指令、连续运行程序、联机打印等功能，几种操作方式可按需要任意选择一种使用,切换方便。

计算机组成原理实验报告-运算器的模拟和编程实现实验内容：二、实验内容运用一种编程语言如下功能：1、从键盘输入一个带符号的十进制定点整数（-127 ~+127之间）2、从屏幕上分别显示其原码、补码、移码形式（8位带符号二进制形式）3、从键盘输入两个带符号十进制定点整数X和Y（-127 ~+127之间），屏幕上输出[X]原和[Y]和[X*Y]原。

要求画出程序的流程图三、思考1、计算机中数据是如何表示的？为什么数据要-127~+127 区间?2、原码一位乘的原理？3、先行进位的原理？实验步骤与预习：预习：计算机中的数据按表现形式可分为数字数据和模拟数据。

1、数字数据，如各种统计或量测数据。

数字数据在某个区间内是离散的值。

2、模拟数据，由连续函数组成，是指在某个区间连续变化的物理量，又可以分为图形数据（如点、线、面）、符号数据、文字数据和图像数据等，如声音的大小和温度的变化等。

数据的表现形式还不能完全表达其内容，需要经过解释，数据和关于数据的解释是不可分的。

原码一位乘的原理？在定点计算机中，两个原码表示的bai数相乘的运算规则是：乘du积zhi的符号位由两数的符号按异或运而乘积的数值部分则是两个正数相乘之积。

设n位被乘数和乘数用定点小数表示:被乘数[x]原= xf .x0 x1 x2 …xn乘数[y]原= yf .y0 y1 y2 …yn 则乘积[ z ]原= ( xf⊕yf ) . (0. x0 x1 x2 …xn)(0 . y1 y2 …yn)式中，xf为被乘数符号，yf为乘数符号。

乘积符号的运算法则是：同号相乘为正，异号相乘为负。

由于被乘数和乘数和符号组合只有(xf yf = 00，01，10，11),因此积的符号可按“异或”(按位加)运算得到。

数值部分的运算方法与普通的十进制小数乘法相类似，不过对于用二进制表达的数来说，其更为简单一些：从乘法y的最低位开始，若这一位为“1”，则将被乘数x写下；若这一位为“下全0。

计算机组成原理运算器实验报告本次实验的主题为计算机组成原理运算器实验。

在本次实验中，我们通过对运算器的实验进行研究和探究，了解了计算机组成原理方面的相关知识，更加深入地认识了计算机的运作原理。

一、实验目的本次实验的目的是使学生掌握运算器的组成和运算过程，并且了解运算器在计算机中的位置和给计算机的工作。

二、实验原理1、硬件部分运算器是一种计算机硬件，可以进行算术和逻辑运算。

运算器包含一个算术逻辑单元（ALU），一个累加器和一些寄存器。

运算器可以在CPU 中实现简单的算术操作。

运算器由三部分组成：算术逻辑单元（ALU）、寄存器和累加器。

ALU 是计算机CPU中负责完成算术和逻辑运算的部分；寄存器是计算机中用来暂时存放数据的小型存储器，它是CPU中数据存储的主要形式；累加器是CPU中的一种特殊寄存器，在运算过程中用于存储运算结果。

2、软件部分计算机编程中常常涉及到算术和逻辑运算，进行这些运算的方法是在程序中调用运算器中的算术逻辑单元（ALU）。

ALU是计算机CPU中负责完成算术和逻辑运算的部分，用于进行各种算术和逻辑运算，如加、减、乘、除、与、或、非、移位等。

三、实验过程— 1 —本次实验的实验步骤如下：1、打开实验设备，将电源线插进插座，将设备的开关打开，在设备前方的显示器上能够看见下划线。

2、按下NORM键，增益调整。

将x的值设置为“0011”，将y的值设置为“1101”。

3、操作者可以选择不同的操作符。

例如选择ADD操作，将其输入。

4、按下RUN键，运算器开始计算。

5、运算结束后，在屏幕上将显示运算结果。

本例中，结果为“1000”。

四、实验结果与分析在本次实验中，我们利用运算器实现了不同运算的计算过程，并且也成功地输出了运算结果。

这一过程与计算机组成原理中的运算器的定义、作用及组成都有密切的关系。

在本次实验中，我们也进一步加深了对计算机组成原理中该重要部分的理解。

五、实验总结通过本次实验，我们深入了解了运算器在计算机中的作用及其实现方法。

《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。

2.了解74138（3：8）译码器、74244、74273的功能。

3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。

（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。

2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。

（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。

2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。

（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。

2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。

2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。

计算机硬件实验室实验报告课程名称：姓名学号班级成绩设备名称及软件环境Untitled ISIS 7 professional实验名称运算器实验实验日期2013.4.15一．实验内容1.基本要求：(1)熟悉proteus仿真系统；(2)设计并验证4位算数逻辑单元的功能；2.扩展要求：(1)实现输入输出锁存；(2)实现8位算数逻辑单元；二．理论分析或算法分析1.首先验证使用过的74LS181是正逻辑还是负逻辑，然后验证思维算数逻辑单元的功能。

2.在输入数据之前和输出数据之前都加一个74LS373锁存器，实现输入输出数据的锁存。

3.利用两个74LS181实现8位算数逻辑数的输入，最后加一个74LS373锁存器（8位数据），通过读取74LS373的输出端来实现8位算数逻辑单元的功能。

三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）1.将每个芯片的输入端都接一个单刀双掷开关，以实现对输入高低电平的控制；2.在输出端接一个发光二极管，以正确判断输出端输出电平的高低。

四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）1.4位算数逻辑单元的功能：S3S2S1S0 M Cn A3A2A1A0 B3B2B1B0 F3F2F1F0 Cn+4 A=B 功能0 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 F=A反0 0 0 1 1 1 1 1 0 1 0 1 0 1 0 0 1 0 1 0 F=（A或B）的反0 0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 0 F=（A的反）与B0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 0 0 0 0 F=00 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 0 F=(A与B)的反0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 0 0 F=B的反0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 F=A异或B0 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 F=A与（B的反）1 0 0 0 1 0 1 1 1 0 1 1 0 1 1 1 0 1 0 0 F=（A的反）或B1 0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 0 1 1 0 F=（A异或B）的反1 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 0 0 F=B1 0 1 1 1 1 0 1 1 0 0 0 1 1 0 0 1 0 0 0 F=A与B1 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 F=11 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 F=A或（B的反）1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1 1 0 F=A或B1 1 1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 F=A2.实现数据的输入输出锁存：3.实现8位算数逻辑功能：五．结论思考题：单总线结构：所有部件都接到同一总线上，在同一时间内，只能有一个操作数放在单总线上，把两个操作数输入到ALU，需要分两次来做，而且还需要两个缓冲寄存器。

实验一：运算器实验一、实验目的：1、掌握简单运算器的数据传输方式。

2、验证运算功能发生器（74LS181）及进位控制的组合功能。

二、实验要求：完成不带进位及带进位算术实验、逻辑运算实验，了解算术逻辑运算单元的运用。

三、实验原理：其中运算器有两片74LS181以并|串形式结构8位字长的ALU。

运算器的输出经过一个三态门（74LS245）和数据总线连接，运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入已连至数据总线，数据开关（INPUT UNIT）用来给出参与运算的数据，经一三态门（74LS245）和数据总线相连，数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。

在进行手动实验时，必须先预制开关电平|Load=1,|CE=1,其余开关控制信号电瓶均置为0。

四、实验连接：1、八位运算器控制信号连接：位于实验装置左上方的控制信号（CTR—OUT UNIT）中的（S3，S2，S1，S0，M,|CN,LDDR1，LDDR2，LDCZY,|SW—B,|ALU--B）与位于实验装置右中方的（CTR—IN UNIT）、左下方INPUT-UNIT中的（|SW-B）右上方CTR-IN（|ALU-B）作对应连接。

实验中上方信号（CN+4）与（CN+4L）相连。

2、完成上述连接，仔细检查无误后方可接通电源进入实验。

五、实验仪器工作状态设定：在闪动的“P”状态下按动“增址”命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。

六、实验项目：（一）、算术运算实验拨动二进制数据开关向DR1和DR2寄存器置数（数据灯亮表示它所对应的数据位为“1”，反之为“0”）。

具体操作步骤图示如下：【CBA=001】LDDR1=1 LDDR1=0LDDR2=0 LDDR2=1按STEP 按STEP检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（CBA=000）打开ALU输出三态门（CBA=010），当置S3，S2，S1，S0，M为11111时，总线指示灯（BUS-DISP UNIT）显示DR1中的数，而置10101时总线指示灯将显示DR2中的数。

计算机组成运算器实验报告计算机组成运算器实验报告引言：计算机是当今社会不可或缺的工具，而计算机的核心部件之一就是运算器。

运算器是计算机中负责执行算术和逻辑运算的部件，它的设计和实现对计算机的整体性能起着至关重要的作用。

本实验旨在通过设计和搭建一个简单的运算器，深入理解和掌握计算机组成原理。

一、实验目的本次实验的主要目的是通过搭建一个基于逻辑门的8位运算器，了解和掌握运算器的基本原理和设计方法。

具体目标如下：1. 学习和理解运算器的基本功能和工作原理；2. 掌握逻辑门的基本知识和使用方法；3. 设计和实现一个具有加法、减法、乘法和除法功能的8位运算器；4. 验证运算器的正确性和可靠性。

二、实验原理1. 运算器的功能运算器是计算机中执行算术和逻辑运算的核心部件，其主要功能包括加法、减法、乘法和除法等。

通过逻辑门的组合和控制信号的输入，可以实现各种不同的运算操作。

2. 逻辑门的基本原理逻辑门是运算器中最基本的构建单元，它根据输入信号的不同，产生相应的输出信号。

常见的逻辑门包括与门、或门、非门等。

通过逻辑门的组合和级联，可以构建出更复杂的逻辑电路，实现各种逻辑运算。

3. 运算器的设计方法运算器的设计方法主要包括两种：组合逻辑设计和时序逻辑设计。

组合逻辑设计是指根据输入信号的组合，直接输出相应的结果。

时序逻辑设计是指根据输入信号的变化过程，按照一定的时序规则输出结果。

三、实验过程1. 运算器的整体设计根据实验要求，我们需要设计一个具有加法、减法、乘法和除法功能的8位运算器。

首先，我们需要确定运算器的输入和输出信号的格式和位数。

然后，根据运算操作的特点，选择合适的逻辑门进行组合和级联，实现各种运算操作。

2. 逻辑门的选择和连接在设计运算器时，我们需要根据实际需求选择适当的逻辑门。

例如，对于加法操作，我们可以选择全加器进行设计；对于减法操作，可以选择加法器和取反器进行设计；对于乘法和除法操作，可以选择移位寄存器和与门进行设计。

经济管理学院信息管理与信息系统专业班______组学号姓名协作者教师评定_____________ 实验题目运算器实验___________________一、算术逻辑运算器1.实验目的与要求：实验目的：（1）掌握算术逻辑运算器单元ALU（74LS181）的工作原理;（2）掌握简单运算器的数据传送通道；（3）验算由74LS181等组合逻辑电路组成的运算功能发生器的运算功能；（4）能够按给定数据，完成实验指定的算术/逻辑运算。

实验要求：完成实验接线和所有练习题操作。

2.实验方案：（1）实验接线：按图在实验仪上接好线后，仔细检查正确与否，无误后接通电源。

（2）用二进制数据开关分别向DR1和DR2寄存器置数（以向DR1寄存器输入二进制数据00110011为例，首先设置输入数据的开关状态----将实验仪左下方“INPUT DEVICE”中的8位数据开关D7—D0设置为00110011；其次设置有关控制端的开关状态----在实验仪“SWITCH UNIT”中打开输入三态门控制端，即SW-B=0,关闭输出三态门控制端，即ALU-B=1，打开DR1寄存器存数控制信号，即LDDR1=1,关闭DR2寄存器存数控制信号，即LDDR2=0,此时输入数据送到数据总线上，通过“BUS UNIT”中数据显示灯B7—B0显示；最后按下KK2微动开关并关闭DR1寄存器的存数控制信号：LDDR1=0。

）（3）通过总线输出寄存器DR1和DR2的内容（以输出DR1寄存器内容为例，首先关闭输入三态门的控制端SW-B=1,打开输出三态门ALU-B=0；然后设置有关控制端的开关状态：当S3,S2,S1,S0,M设置为1，1，1，1，1时，总线“BUS UNIT”显示灯B7—B0显示DR1寄存器的内容。

所以将实验“SWITCH UNIT”中S3,S2,S1,S0,M分别设置为1，1，1，1，1.）3.实验结果和数据处理：4.结论算术逻辑运算器可以正确地进行算术逻辑运算，不同的运算对应不同的控制端设置。

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。

首先安排基本运算器实验，了解运算器的基本结构。

1.1实验目的(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。

1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。

为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。

5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。

另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。

“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。

滑动开关根据他们的位置产生固定的高或低信号输入。

16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。

不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。

控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。

8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。

如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。

计算机组成运算器实验报告《计算机组成运算器实验报告》摘要：本实验旨在通过实验操作，深入理解计算机组成原理中的运算器部分。

通过对运算器的组成结构和工作原理进行研究和实验，加深对计算机内部运算过程的理解。

一、实验目的1. 了解运算器的基本组成结构和工作原理；2. 掌握运算器的逻辑运算和算术运算的实现方法；3. 通过实验操作，加深对计算机组成原理中运算器部分的理解。

二、实验设备1. 计算机组成原理实验箱；2. 逻辑门、加法器、寄存器等实验器件；3. 万用表、示波器等实验仪器。

三、实验内容1. 运算器的基本组成结构及功能分析；2. 运算器的逻辑运算和算术运算实验操作；3. 运算器的工作原理分析及实验验证。

四、实验结果与分析通过实验操作，成功实现了运算器的逻辑运算和算术运算，并对其工作原理进行了深入分析。

实验结果表明，运算器的逻辑运算和算术运算均能够按照设计要求进行，符合计算机组成原理中的相关理论知识。

五、实验结论通过本实验，加深了对计算机组成原理中运算器部分的理解，掌握了运算器的基本组成结构和工作原理，并成功实现了相关实验操作。

这对于进一步深入学习计算机组成原理和计算机系统结构具有重要意义。

六、实验感想本实验让我对计算机组成原理中的运算器部分有了更深入的理解，也增强了我对计算机内部运算过程的认识。

通过实际操作，我对计算机组成原理的相关知识有了更加直观的认识，对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。

通过本次实验，我对计算机组成原理中的运算器部分有了更深入的理解，也增强了我对计算机内部运算过程的认识。

通过实际操作，我对计算机组成原理的相关知识有了更加直观的认识，对于今后深入学习计算机相关课程和进行科研工作具有积极的促进作用。