评语: 课中检查完成的题号及题数：
课后完成的题号与题数：
成绩: 自评成绩: 95
实验报告
日期：2015.11.2
实验名称：基于Verilog语言的运算器和存储器
设计与实现
班级：10011303 学号：2013302534 姓名：杨添文
一、实验目的：
1、了解运算器的组成结构。
2、掌握运算器的工作原理。
3、掌握静态随机存储器RAM 工作特性及数据的读写方法。
二、实验内容：
1、基本运算器实验。
2、静态随机存储器实验。
三、项目要求及分析：
1、基本运算器实验：
要求：验证和实现运算器的数据运算功能。这些运算除了常规的加、减、乘、除等基本的算术运算之外,还包括能进行“逻辑判断”的逻辑处理能力,即“与”、“或”、“非”这样的基本逻辑运算以及数据的比较、移位等操作。
分析：
（1）运算器原理图如下图所示
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A 和暂存器B，三个部件同时接受来自A 和B 的数据，各部件对操作数进行何种运算由控制信号S3…S0来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU 的输出。如果是算术运算，还将置进位标志FC，在运算结果输出前，置ALU 零标志。
（2）ALU 和外围电路的连接如下图所示：（图中的小方框代表排针座）
（3）运算器的逻辑功能表如表所示：
运算类型S3S2S1S0 功能
逻辑运算0 0 0 0 F=A （直通）
0 0 0 1 F=B （直通）
0 0 1 0 F=AB （FZ）0 0 1 1 F=A+B （FZ）0 1 0 0 F=/A （FZ）
移位运算0 1 0 1 F=A逻辑右移B（取低3位）位（FZ）0 1 1 0 F=A逻辑左移B（取低3位）位（FZ）
0 1 1 1 F=A算术右移B（取低3位）位（FZ）
1 0 0 0 F=A循环右移B（取低3位）位（FZ）
算术运算1 0 0 1 F=A加B （FC，FZ）1 0 1 0 F=A加B加Cn （FC，FZ）1 0 1 1 F=A减B （FC，FZ）1 1 0 0 F=A减1 （FC，FZ）1 10 1 F=A加1 （FC，FZ）1 1 1 0 （保留）
1 1 1 1 （保留）
2、静态随机存储器实验：
要求：实现静态随机存储器的读写操作，通过软件中的数据通路图来观测实验结果。
分析：
(1)实验原理图如下图所示：
存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0 的内容。地址线接至地址总线，地址总线上接有8 个LED 灯显示A7…A0 的
内容，地址由地址锁存器（74LS273，位于PC&AR 单元）给出。数据开关（位于IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8 位，接入6116 的地址A7…A0，6116 的高三位地址A10…A8 接地，所以其实际容量为256 字节。 （2）实验中的读写控制逻辑如下图所示：
IOM 用来选择是对I/O 还是对MEM 进行读写操作，RD=1 时为读，WR=1 时为写。
四、具体实现：
1、 基本运算器实验:
(1) 按下图连接实验电路，并检查无误。图中将用户需要连接的信号
用圆圈标明（其它实验相同）。
(2) 将时序单元的状态开关置为‘单步’档,MEM 单元的编程开关置
为‘运行’档。
(3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，
功能 1 0 0 0 X 1 0 0 X 0 1 0 不选择 读
写 写
应立即关闭电源，重新检查接线，直到错误排除。然后按动CON 单元的CLR 按钮，将运算器的A、B 和FC、FZ清零。
(4) 用输入开关向暂存器A 置数。
①拨动CON 单元的SD27…SD20 数据开关，形成二进制数01100101
（或其它数值），数据显示亮为‘1’，灭为‘0’。
②置LDA=1，LDB=0，按动时序单元的TS 按钮，产生一个T2 上沿，
则将二进制数01100101置入暂存器A 中，暂存器A 的值通过ALU 单元的A7…A0 八位LED 灯显示。
(5) 用输入开关向暂存器B 置数。
①拨动CON 单元的SD27…SD20 数据开关，形成二进制数10100111
（或其它数值）。
②置LDA=0，LDB=1，按动时序单元的TS 按钮，产生一个T2 上沿，
则将二进制数10100111置入暂存器B 中，暂存器B 的值通过ALU 单元的B7…B0 八位LED 灯显示。
(6) 改变运算器的功能设置，观察运算器的输出。置ALU_B=0、LDA=0、
LDB=0，然后按表1-1-1 置S3、S2、S1、S0 和Cn 的数值，并观察数据总线LED 显示灯显示的结果。如置S3、S2、S1、S0 为0010，运算器作逻辑与运算，置S3、S2、S1、S0 为1001，运算器作加法运算。
如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器实验的数据通路图，如下图所示。进行上面的手动操作，每按动一次TS 按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次TS 按钮，数据通路图也会反映当前运算器所做的操作。
2、静态随机存储器实验：
(1)关闭实验系统电源，按下图连接实验电路，并检查无误，图中将
用户需要连接的信号用圆圈标明。
(2) 将时序单元的状态开关置为‘单步’档（时序单元的介绍见附录
二）,MEM 单元的编程开关置为‘运行’档。
(3) 将CON 单元的IOR 开关置为1（使IN 单元无输出），打开电源开
关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
(4) 给存储器的00H、01H、02H、03H、04H 地址单元中分别写入数据
11H、12H、13H、14H、15H。由前面的存储器实验原理图可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），然后利用数据开关设定地址，输出地址到数据总线
（IOR=0），最后打开地址寄存器门控信号（LDAR=1），按动TS 产生T2 脉冲，即将地址打入到AR 中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号
（LDAR=0），然后利用数据开关给出要写入的数据，输出数据到数据总线（IOR=0），最后使存储器处于写状态（WR=1，RD=0，IOM=0），按动TS 产生T2 脉冲，即将数据打入到存储器中。写存储器的流程如下图所示（以向00 地址单元写入11H 为例）：
(5) 依次读出第00、01、02、03、04 号单元中的内容，观察上述各
单元中的内容是否与前面写入的一致。同写操作类似，也要先
给出地址，然后进行读，地址的给出和前面一样，而在进行读
操作时，应先关闭IN 单元的输出（IOR=1），然后使存储器处
于读状态（WR=0，RD=1， IOM=0），此时数据总线上的数即为
从存储器当前地址中读出的数据内容。读存储器的流程如下图
所示（以从00 地址单元读出11H 为例）：
（6）如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】—【存储器实验】”，打开存储器实验的数据通路图，如下图所示。
进行上面的手动操作，每按动一次TS 按钮，数据通路图会有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读，也应按动一次TS 按钮，数据通路图才会有数据流动），或在软件中选择“【调试】—【单周期】”，其作用相当于将时序单元的状态开关置为‘单步’档后按动了一次TS 按钮，数据通路图也会反映当前存储器所做的操作。
3、用Verilog语言在Modelsim上实现：
源代码：
module logic_operation
#(parameter ISA_WIDTH = 4, DATA_WIDTH = 8) ( input sys_clock,
input sys_reset,
input [ISA_WIDTH - 1 : 0] control,
input [DATA_WIDTH - 1 : 0] data_a,
input [DATA_WIDTH - 1 : 0] data_b,
output reg[DATA_WIDTH - 1 : 0] result
);
integer i;
always @(posedge sys_clock or posedge sys_reset) begin if (sys_reset == 1'b0) begin
result <= 4'b0;
end
else begin
case (control)
4'b0000: begin
for (i = 0; i < DATA_WIDTH; i = i + 1)
result[i] = data_a[i];
end
4'b0001: begin
for (i = 0; i < DATA_WIDTH; i = i + 1)
result[i] = data_b[i];
end
4'b0010: begin
for (i = 0; i < DATA_WIDTH; i = i + 1)
result[i] = data_a[i] & data_b[i];
end
4'b0011: begin
for (i = 0; i < DATA_WIDTH; i = i + 1)
result[i] = data_a[i] | data_b[i];
end
4'b0100: begin
for (i = 0; i < DATA_WIDTH; i = i + 1)
result[i] = ~data_a[i];
end
default: ;
endcase
end
end
endmodule
五、调试运行结果：
实验结果以表格方式呈现：
六、思考题的解答与分析：
1、基本运算器实验：
(1)利用上述运算器能否实现大于8位二进制数的算术运算？如果能，需要采取什么样的措施？
答：可以利用上述运算器实现大于8位的二进制算数运算，前提是，将上述两个寄存器连接起来实现一个16位的寄存器，输入与输出都可以利用这个寄存器。
(2)给出一组数据，验证桶形移位器的功能。
答：设计了一个8位桶形移位器，能左右进行循环移位，移位的数量
可以在0~7进行变化。
以下是源代码，3位选择移位数，还有一位是方向选择：
module shifter1(IN,S,d,out);
input [7:0] IN;
input [2:0] S;
input d;
output[7:0] out;
reg[7:0] out;
always@ (IN or S or d)
begin
if(~d)
case(S)
3'b000:
begin
out<=IN;
end
3'b001:
begin
out[7]<=IN[0];
out[6:0]<=IN[7:1];
end
3'b010:
begin
out[7:6]<=IN[1:0];
out[5:0]<=IN[7:2];
end
3'b011:
begin
out[7:5]<=IN[2:0];
out[4:0]<=IN[7:3];
end
3'b100:
begin
out[7:4]<=IN[3:0];
out[3:0]<=IN[7:4];
end
3'b101:
begin
out[7:3]<=IN[4:0]; out[2:0]<=IN[7:5]; end
3'b110:
begin
out[7:2]<=IN[5:0]; out[1:0]<=IN[7:6]; end
3'b111:
begin
out[7:1]<=IN[6:0]; out[0]<=IN[7];
end
endcase
else if(d)
case(S)
3'b000:
begin
out<=IN;
end
3'b001:
begin
out[0]<=IN[7];
out[7:1]<=IN[6:0]; end
3'b010:
begin
out[1:0]<=IN[7:6]; out[7:2]<=IN[5:0]; end
3'b011:
begin
out[2:0]<=IN[7:5]; out[7:3]<=IN[4:0]; end
3'b100:
begin
out[3:0]<=IN[7:4];
out[7:4]<=IN[3:0];
end
3'b101:
begin
out[4:0]<=IN[7:3];
out[7:5]<=IN[2:0];
end
3'b110:
begin
out[5:0]<=IN[7:2];
out[7:6]<=IN[1:0];
end
3'b111:
begin
out[6:0]<=IN[7:1];
out[7]<=IN[0];
end
endcase
end
endmodule
2、静态随机存储器：
(1) 随机存储器和只读存储器的区别是什么，能否通过外加电路实现用随机存储器代替只读存储器？
答：只读存储器就是ROM，而随机存储器就是RAM。
只读存储器是只能读出事先所存数据的固态半导体存储器，ROM所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。ROM所存数据稳定，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据，就像电脑硬盘一样。
随即存储器是以相同速度高速地、随机地写入和读出数据（写入速度和读出速度可以不同）的一种半导体存储器，RAM的优点是存取速度快、读写方便，缺点是数据不能长久保持，断电后自行消失，因此主要用于计算机主存储器等要求快速存储的系统，比如，电脑的内存条就是RAM。
(2) 动态随机存储器和静态随机存储器的区别是什么，与静态随机
存储器相比，动态随机存储器在电路设计需要考虑什么问题？
答：SRAM也称动态随机存储器，其特点是工作速度快，只要电源不
撤除，写入SRAM的信息就不会消失，不需要刷新电路，同时在读出时不
破坏原来存放的信息，一经写入可多次读出，但集成度较低，功耗较大。SRAM一般用来作为计算机中的高速缓冲存储器(Cache)。
DRAM是动态随机存储器(Dynamic Random Access Memory)，它是利
用场效应管的栅极对其衬底间的分布电容来保存信息，以存储电荷的多少，即电容端电压的高低来表示“1”和“0”。它的集成度较高，功耗
也较低，但缺点是保存在DRAM中的信息场效应管栅极分布电容里的信息
随着电容器的漏电而会逐渐消失，一般信息保存时间为2ms左右。为了
保存DRAM中的信息，必须每隔1～2ms对其刷新一次。因此，采用 DRAM
的计算机必须配置动态刷新电路，防止信息丢失。DRAM一般用作计算机
中的主存储器。
七、所遇问题及解决方法：
实验中要通过软件观察数据通路，但因为PC没有跟实验箱连接成功，软件中的任务栏操作按钮显示灰色，经过认真排查线路，最终得以解决。
八、实验总结：
通过了解运算器的组成与工作原理，成功掌握了运算器的运算执行过程，让我对计算机内部的核心构成产生了浓重的兴趣。
实验软件对数据通路执行流程的清楚描述，将RAM的读写方式变得抽象，简单易懂。
因为之前没有接触过Verilog语言，要用软件实现起来比较麻烦，目前要抓紧时间学习Verilog。
九、建议：
实验安排比较紧凑，理论与实践连接不上。
实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。
图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。
图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }
课程名称计算机组成原理 课程代码6013749 实验时间2013 年12 月15 日 指导单位 指导教师 学生姓名年级 学号专业 成绩 实验名称 实验地点 6A-417 实验二通用寄存器单元实验 实验类型验证实验学时8 实验日期 实验目的和要求： 目的：1.了解通用寄存器的组成和硬件电路； 2 .利用通用寄存器实现数据的置数、左移、右移等功能 要求：按照实验步骤完成实验项目，实现通用寄存器移位操作。了解通用寄存器的工作原理运用。实验环境(实验设备) ：CPT实验机，连线
实验原理及内容 1．实验原理 <1>通用寄存器单元的工作原理： 通用寄存器的核心部件为2片GAL，它具有锁存、左移、右移、保存等功能。各个功能都由X1、X2信号和工作脉冲RACK来决定。当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。可通过设置X1、X0来指定通用寄存器工作方式，通用寄存器的输出端Q0~Q7接入判零电路。LED（ZD）亮时，表示当前通用寄存器内数据为0。 输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当控制信号RA-O为高时，74LS244的输出为高阻。 图1 通用寄存器原理图 <2>寄存器实验构成 1．通用寄存器由2片GAL构成8位字长的寄存器单元。8 芯插座RA-IN作为数据输入端，可通过端8芯扁平电缆， 把数据数据输入端连接到数据总线上。 2．数据输出由一片74LS244（输出缓冲器）来控制。用8 芯插座RA-OUT作为数据输出端，可通过端8芯扁平电 缆，把数据数据输出端连接到数据总线上。 3．判零和进位电路由1片GAL、1片7474和一些常规芯片 组成，用2个LED（ZD、CY）发光管分别显示其状态。
【精品实验报告】软件体系结构设计模式实验报告软件体系结构 设计模式实验报告 学生姓名: 所在学院: 学生学号: 学生班级: 指导老师: 完成日期: 一、实验目的 熟练使用PowerDesigner和任意一种面向对象编程语言实现几种常见的设计模式，包括组合模式、外观模式、代理模式、观察者模式和策略模式，理解每一种设计模式的模式动机，掌握模式结构，学习如何使用代码实现这些模式，并学会分析这些模式的使用效果。 二、实验内容 使用PowerDesigner和任意一种面向对象编程语言实现组合模式、外观模式、代理模式、观察者模式和策略模式，包括根据实例绘制模式结构图、编写模式实例实现代码，运行并测试模式实例代码。 (1) 组合模式 使用组合模式设计一个杀毒软件(AntiVirus)的框架，该软件既可以对某个文件夹(Folder)杀毒，也可以对某个指定的文件(File)进行杀毒，文件种类包括文本文件TextFile、图片文件ImageFile、视频文件VideoFile。绘制类图并编程模拟实现。 (2) 组合模式 某教育机构组织结构如下图所示: 北京总部 教务办公室湖南分校行政办公室 教务办公室长沙教学点湘潭教学点行政办公室
教务办公室行政办公室教务办公室行政办公室 在该教育机构的OA系统中可以给各级办公室下发公文，现采用 组合模式设计该机构的组织结构，绘制相应的类图并编程模拟实现，在客户端代码中模拟下发公文。(注:可以定义一个办公室类为抽象叶子构件类，再将教务办公室和行政办公室作为其子类;可以定义一个教学机构类为抽象容器构件类，将总部、分校和教学点作为其子类。) (3) 外观模式 某系统需要提供一个文件加密模块，加密流程包括三个操作，分别是读取源文件、加密、保存加密之后的文件。读取文件和保存文件使用流来实现，这三个操作相对独立，其业务代码封装在三个不同的类中。现在需要提供一个统一的加密外观类，用户可以直接使用该加密外观类完成文件的读取、加密和保存三个操作，而不需要与每一个类进行交互，使用外观模式设计该加密模块，要求编程模拟实现。参考类图如下: reader = new FileReader();EncryptFacadecipher = new CipherMachine();writer = new FileWriter();-reader: FileReader-cipher: CipherMachine-writer: FileWriter +EncryptFacade () +fileEncrypt (String fileNameSrc,: voidString plainStr=reader.read(fileNameSrc); String fileNameDes)String
实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。
《计算机组织与体系结构》 实验报告 学号： XXX 姓名：XXX 班级：XXX 指导教师：XXX 时间: 2013年01月 中国矿业大学计算机学院
目录 一基本运算器实验 (2) 1、实验目的 (2) 2、实验设备 (2) 3、实验原理 (2) 4、实验步骤 (3) 5、实验结果 (5) 5、实验体会 (5) 二微程序控制实验 (6) 1、实验目的 (6) 2、实验设备 (6) 3、实验原理 (6) 4、实验步骤 (12) 5、实验体会 (13) 三CPU与简单模型机设计实验 (13) 1、实验目的 (13) 2、实验设备 (13) 3、实验原理 (13) 4、实验步骤 (18) 5、实验流图 (21) 6、实验体会 (25)
实验一基本运算器实验 1. 实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 2. 实验设备 PC机一台，TD-CMA实验系统一套。 3.实验原理 本实验的原理如下图所示： 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志。ALU中所有模块集成在一片FPGA中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-1-2所示。图中显示的是一个4X4的矩阵（系统中是一个8X8的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在4位矩阵中使用‘右1’和‘左3’对角线来实现右循环1位。 (3) 对于未连接的输出位，移位时使用符号扩展或是0填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。
计算机组成与体系结构 实验报告
实验项目一 一、实验目的 通过了解高级语言源程序和目标机器代码的不同表示及其相互转换，深刻理解高级语言和机器语言之间的关系，以及机器语言和不同体系结构之间的关系。 二、实验要求： 在VC6.0中创建下列源程序 #include
2.给出源程序（文本文件）的内容（用十六进制形式表示）。 3.给出可执行目标文件（二进制文件）的内容（用十六进制形式表示）。
4.VC6.0调试环境：设置断点、单步运行、变量的值（十进制、十六进制）、变量的地址、变量的存储。 断点设置如下：
变量的值十进制： 变量的值十六进制： 变量的地址：
5.VC 6.0反汇编：查看源程序对应的汇编程序、可执行目标程序的二进制编码、了解如何给变量分配内存、系统函数程序段的调用。 6.分析或回答下列问题。 （1）分析同一个源程序在不同机器上生成的可执行目标代码是否相同。 不相同。因为不同的机器硬件的组成不同，因此同一个源程序在不同的机器上生成的目标文件不同。 （2）你能在可执行目标文件中找出函数printf（）对应的机器代码段吗？能的话，请标示出来。 不能。因为源程序中的printf函数在可执行文件中已转换为机器语言。被翻译的机器语言中有printf函数，但是不知道是从哪一段开始翻译的。 （3）为什么源程序文件的内容和可执行目标文件的内容完全不
实验二存储器实验 一、实验目的 熟悉和了解存储器组织与总线组成的数据通路。 二、实验原理 存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBUS）、指令总线（IBUS）、微总线（ BUS）等与现代计算机设计规范相吻合的实验环境。该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存储体系AddBus由PC指针和AR 指针分时提供，E/M控位为“0”时选通PC，反之选通AR。该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。 连线信号孔接入孔作用有效电平 1 DRCK CLOCK 单元手动实验状态的时钟来源下降沿打入 2 W K6(M6) 总线字长：1=16位字操作，0=8位字节操作 3 XP K7(M7) 源部件奇偶标志：1=偶寻址，0=奇寻址 4 X2 K10(M10) 源部件定义译码端X2 三八译码 八中选一5 X1 K9(M9) 源部件定义译码端X1
四、实验过程 1. 存储器数据段读写操作 (1) 数据段写操作（字） 在进行数据存储器字操作时，地址线A0必须为0（偶地址）。向数据段的0000~0005h 存储单元写入11 22 33 44 55 66一串数据，以0000h 地址单元写入数据1122h 为例表述操作流程。 置地址I/O=0000h AR 地址写入(0000h)置数据I/O=1122h 存储器写入(1122h)关存储器写X2 X1 X0=011XP W=11 LDAR(K17)=0 MWR(K21)=1按[单拍] E/M(K23)=1LDAR(K17)=1按[单拍] MWR(K21)=0 (2) 数据段读操作（字） 依次读出数据段0~0005h 单元的内容，这里以0000h 地址单元读出为例阐述操作流程。 置地址I/O=0000h AR 地址写入(0000h)关AR 写使能存储器读出(1122h)数据总线显示存储器值 X2 X1 X0=011XP W=11 LDAR(K17)=0 E/M(K23)=1LDAR(K17)=1按 [单拍] X2 X1 X0=100W=1 2. 存储器程序段读写操作 (1) 程序段字节写操作 计算机规范的取指操作均以字节为单位。所以本实验以字节操作方式展开。程序段写入必须从定义地址入手，然后再进入程序存储器的写入。 PC 指针是带预置加法计数器，因此在输入起始地址后一旦后续地址为PC+1的话就不需重装PC ，用PC+1指令完成下续地址的读写操作。 PC 地址装载写入与PC+1写入流程 置地址I/O=0000h PC 地址写入(0000h)I/O=1234h 12h →[PC]地址增量PC+1关存储器写X2 X1 X0=011XP W=11 E/M(K23)=0LDPC(K22)=0MWR(K21)=1W=0，按[单拍] LDPC(K22)=1MWR(K21)=0 E/M(K23)=1LDPC(K22)=1按[单拍] LDPC(K22)=0MWR(K21)=1XP=0,按[单拍] (2) 程序段字节读操作 PC 地址装载读出及PC+1读出流程 X2 X1 X0=011XP W=11 E/M(K23)=0LDPC(K22)=0X2 X1 X0=100XP=1, W=0 LDPC(K22)=1按[单拍] E/M(K23)=1LDPC(K22)=1按[单拍] 按[单拍] 五、结果分析
中南大学软件学院 软件体系结构 设计模式实验报告 学生姓名：宋昂 所在学院：软件学院 学生学号： 3901080115 学生班级：软件0801 指导老师：刘伟 完成日期： 2010-12-7
一、实验目的 熟练使用PowerDesigner和任意一种面向对象编程语言实现几种常见的设计模式，包括简单工厂模式、工厂方法模式、抽象工厂模式、单例模式和适配器模式，理解每一种设计模式的模式动机，掌握模式结构，学习如何使用代码实现这些模式，并学会分析这些模式的使用效果。 二、实验内容 使用PowerDesigner和任意一种面向对象编程语言实现简单工厂模式、工厂方法模式、抽象工厂模式、单例模式和适配器模式，包括根据实例绘制模式结构图、编写模式实例实现代码，运行并测试模式实例代码。 (1) 简单工厂模式 使用简单工厂模式设计一个可以创建不同几何形状(Shape)的绘图工具类，如可创建圆形(Circle)、方形(Rectangle)和三角形(Triangle) 对象，每个几何图形都要有绘制draw()和擦除erase()两个方法，要求在绘制不支持的几何图形时，提示一个UnsupportedShapeException，绘制类图并编程实现。 (2) 简单工厂模式 使用简单工厂模式模拟女娲(Nvwa)造人(Person)，如果传入参数“M”，则返回一个Man 对象，如果传入参数“W”，则返回一个Woman对象，使用任意一种面向对象编程语言实现该场景。现需要增加一个新的Robot类，如果传入参数“R”，则返回一个Robot对象，对代码进行修改并注意女娲的变化。 (3) 工厂方法模式 某系统日志记录器要求支持多种日志记录方式，如文件记录、数据库记录等，且用户可以根据要求动态选择日志记录方式，现使用工厂方法模式设计该系统。用代码实现日志记录器实例，如果在系统中增加一个中的日志记录方式——控制台日志记录(ConsoleLog)，绘制类图并修改代码，注意增加新日志记录方式过程中原有代码的变化。
北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)
目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。
北京邮电大学 计算机学院 计算机系统结构实验指导书 王春露邝坚编著 2007.3 – 2013.4
目录z计算机系统结构实验简介 z DLX处理器简介 1. 实验一WINDLX模拟器安装及使用 2. 实验二指令流水线相关性分析 3. 实验三DLX处理器程序设计 4. 实验四代码优化 5. 实验五循环展开（选作）
计算机系统结构实验简介 DLX是一个虚拟处理器。该处理器是加州大学伯克利分校计算机系JohnL .H ennessy教授和斯坦福大学计算机系David A. Patterson教授在其《计算机体系结构:一种定量的方法》一书中提出的。该处理器反映了新一代处理器的特点。通过了解DLX处理器的结构和工作原理，并利用DLX模拟器进行实验，可以帮助学生综合地了解和运用有关处理器指令系统的设计、流水线的设计与实现等方面的知识，有助于计算机系统结构课程内容的理解。 DLX处理器简介 第一节 DLX基本结构 DLX是一种典型的Load/Store型指令集结构。它不仅体现了当今多种机器的指令集结构的共同特点，而且它还体现出未来一些机器的指令集结构的特点。这些机器的指令集结构设计思想都和DLX指令集结构的设计思想十分相似，它们都强调： （1） 具有一套简单的Load/Store指令集； （2） 注重指令流水效率； （3） 简化指令的译码； （4） 高效支持编译器。 DLX是一种易于学习和研究的处理器结构模型。这种类型的机器正在日趋流行，而且其结构非常易于理解。 1．DLX中的寄存器 DLX中有32个通用寄存器（GPRs），分别将其命名为R0,R1…R31。每个通用寄存器长度为32位。 另外，DLX中有32个浮点寄存器（FPRs），分别将其命名为F0,F1…F31。每个浮点寄存器长度为32位。这些浮点寄存器可以用来保存32位的单精度浮点数，或者通过相邻两个浮点寄存器奇偶对FiFi+1（i=0,2,4…,30）来保存双精度浮点数，这种组合而成的64位双精度浮点寄存器在DLX中分别被命名为F0,F2…F28,F30. 2. DLX数据类型 DLX提供了多种长度的整型数据和浮点数据。对整型数据而言，有8位，16位，32位多种长度；对浮点而言，有32位单精度浮点数和64位双精度浮点数。浮点数据表示采用的是IEEE754标准。DLX操作都是对32位整型数据及32或64位浮点数据进行的。 3．DLX的寻址方式和数据传送 DLX提供了寄存器寻址，立即寻址，偏移寻址和寄存器间接寻址四种寻址方式。寄存器寻址字段的大小为5位，用来标识32个通用寄存器或浮点寄存器。
计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果
实验二结构相关 一、实验目的： 通过本实验，加深对结构相关的理解，了解结构相关对CPU性能的影响。 二、实验内容： 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟，找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ；浮点运算，两个周期，结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ；条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10
四、实验过程 打开软件，load structure_d.s文件，进行单步运行。经过分析，此程序一 次循环中共有五次结构相关。（R-stall 数据相关Stall- 结构相关） 1)第一个结构相关：addd f2,,f0,f2 由于前面的数据相关，导致上一条指令addd f0,f0,f4暂停在ID阶段，所以下一条指令addd f2,,f0,f2发生结构相关，导致相关的部件：译码部件。 2)第二个结构相关：ADDI R2, R2, #8，与第一个结构相关类似。由于数据相关， 上一条指令暂停在ID阶段，所以导致下一条指令发生结构相关。
实验一流水线及流水线中的冲突 实验目的 1.加深对计算机流水线基本概念的理解； 2.理解MIPS结构如何用5段流水线来实现，理解各段的功能和基本操作； 3.加深对数据冲突、结构冲突的理解，理解这两类冲突对CPU性能的影响； 4.进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿。 5.加深对指令调度和延迟分支技术的理解； 6.熟练掌握用指令调度技术来解决流水线中的数据冲突的方法； 7.进一步理解指令调度技术和延迟分支技术对CPU性能的改进。 实验平台 指令级和流水线操作级模拟器MIPSsim， 实验内容和步骤 首先要掌握MIPSsim模拟器的使用方法。 一、流水线及流水线中的冲突观察 1. 启动MIPSsim。 2．根据预备知识中关于流水线各段操作的描述，进一步理解流水线窗口中各段的功能，掌握各流水寄存器的含义。（用鼠标双击各段，就可以看到各流水寄存器的内容） 3. 熟悉MIPSsim模拟器的操作和使用方法。 可以先载入一个样例程序（在本模拟器所在的文件夹下的“样例程序”文件夹中），然后分别以单步执行一个周期、执行多个周期、连续执行、设置断点等的方式运行程序，观察程序的执行情况，观察CPU中寄存器和存储器的内容的变化，特别是流水寄存器内容的变化。 4. 勾选配置菜单中的“流水方式”，使模拟器工作于流水方式下。 5．观察程序在流水线中的执行情况，步骤如下： (1)用MIPSsim的“文件”菜单中的“载入程序”来加载pipeline.s（在模拟器所在文 件夹下的“样例程序”文件夹中）； (2)关闭定向功能。这是通过在“配置”菜单中去选“定向”（即使得该项前面没有“√” 号）来实现的； (3)用单步执行一周期的方式（“执行”菜单中，或用F7）执行该程序，观察每一周 期中，各段流水寄存器内容的变化、指令的执行情况（代码窗口）以及时钟周期 图； (4)当执行到第10个时钟周期时，各段分别正在处理的指令是： IF： ID：
计算机组成原理实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
计算机组成原理实验报告 ——微程序控制器实验一．实验目的： 1.能看懂教学计算机（TH-union）已经设计好并正常运行的数条基本指令的功能、格式及 执行流程。并可以自己设计几条指令，并理解其功能，格式及执行流程，在教学计算机上实现。 2.深入理解计算机微程序控制器的功能与组成原理 3.深入学习计算机各类典型指令的执行流程 4.对指令格式、寻址方式、指令系统、指令分类等建立具体的总体概念 5.学习微程序控制器的设计过程和相关技术 二．实验原理： 微程序控制器主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。 其工作原理分为： 1、将程序和数据通过输入设备送入存储器； 2、启动运行后从存储器中取出程序指令送到控制器去识别，分析该指令要求什么事； 3、控制器根据指令的含义发出相应的命令（如加法、减法），将存储单元中存放的操作数据取出送往运算器进行运算，再把运算结果送回存储器指定的单元中； 4、运算任务完成后，就可以根据指令将结果通过输出设备输出 三．微指令格式： 微指令由下地址字段及控制字段组成.TH—UNION教学机的微指令格式如下: 其中高八位为下地址字段.其余各位为控制字段. 1）微地址形成逻辑 TH—UNION 教学机利用器件形成下一条微指令在控制器存储器的地址. 下地址的形成由下地址字段及控制字段中的CI3—SCC控制.当为顺序执行时,下地址字段不起作用.下地址为当前微指令地址加1;当为转移指令(CI3— 0=0011)时,由控制信号SCC提供转移条件,由下地址字段提供转移地址. 2）控制字段
福建农林大学计算机与信息学院 实验报告 课程名称：软件设计与体系结构 姓名：陈宇翔 系：软件工程系 专业：软件工程 年级：2007 学号：070481024 指导教师：王李进 职称：讲师 2009年12月16日
实验项目列表
福建农林大学计算机与信息学院实验报告 学院：计算机与信息学院专业：软件工程系年级：2007 姓名：陈宇翔 学号：070481024 课程名称：软件设计与体系结构实验时间：2009-10-28 实验室田实验室312、313计算机号024 指导教师签字：成绩： 实验1：ACME软件体系结构描述语言应用 一、实验目的 1）掌握软件体系结构描述的概念 2）掌握应用ACMESTUDIO工具描述软件体系结构的基本操作 二、实验学时 2学时。 三、实验方法 由老师提供软件体系结构图形样板供学生参考，学生在样板的指导下修改图形，在老师的指导下进行软件体系结构描述。 四、实验环境 计算机及ACMESTUDIO。 五、实验内容 利用ACME语言定义软件体系结构风格，修改ACME代码，并进行风格测试。 六、实验操作步骤 一、导入Zip文档 建立的一个Acme Project，并且命名为AcmeLab2。如下图：
接着导入ZIP文档，导入完ZIP文档后显示的如下图： 二、修改风格 在AcmeLab2项目中,打开families下的TieredFam.acme.如下图： 修改组件外观 1. 在组件类型中，双击DataNodeT; 在其右边的编辑器中，将产生预览；选择Modify 按钮，将打开外观编辑器对话框。 2. 首先改变图形：找到Basic shape section，在Stock image dropdown menu中选 择Repository类型. 3. 在Color/Line Properties section修改填充颜色为深蓝色。 4. 在颜色对话框中选择深蓝色，并单击 [OK]. 5. 修改图形的边框颜色为绿色 7. 单击Label tab，在Font Settings section, 设置字体颜色为白色,单击[OK] 产生的图形如下图：
《计算机系统结构课内实验》 实验报告 班级：计算机01 姓名：陈世阳 学号：10055008 日期：2013.5.10
一、实验目的及要求 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 二、实验环境 WinDLX模拟器 三、实验内容 1.用WinDLX模拟器执行下列三个程序（任选一个）： ●求阶乘程序fact.s ●求最大公倍数程序gcm.s ●求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 注意：fact.s中调用了input.s中的输入子程序。load程序时，要两个程序一起装入（都select后再点击load）。gcm.s也是如此。 2.用WinDLX运行程序structure_d.s，通过模拟： ●找出存在结构相关的指令对以及导致结构相关的部件； ●记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期 数的百分比； ●论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 3.在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项 前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 4.在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序 data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 四、实验步骤及结果 1.（1）用winDLX执行求最大公倍数程序gcm.s: File->load code or data->分别选中gcm.s和input.s->select. （2）首先直接运行整个程序（enable forwarding），execute->run(或按F 5) 例如，输入如下：
计算机组成实验报告 实验名称：单周期cpu设计 实验日期：2017/4 实验者: 计算机44申腾2140505086 一、实验内容
根据计算机组成原理所学知识，分别完成单周期cpu各个部件，并使用VHDL 语言设计顶层设计将其合并，对各个模块进行介绍。 二、实验设计 由所学知识可知，单周期cpu的指令集可分为R型，I型，J型3种，他们的格式如下： 按照实验要求分别设计总共12条指令。 1)数据通路（SingleDataLoad）：进行数据的运算、读取以及存储功能，通过总控制器 产生的各个控制信号，进而实现对数据的各项操作。 2)算术逻辑运算单元（ALU）：数据通路调用此模块，根据得到的控制信号对输入数 据进行处理，处理功能有：addu、add、or、subu、sub、sltu、slt等。 3)数据存储器（DataStore）：当WrEn控制信号为1时，此时就将输入数据存储到此 存储器中，当WrEn为0时，则根据输入的地址，找到地址对应的单元将单元中的 数据输出。 4)数据寄存器（Registers）：在此程序中功能和实现基本和数据存储器相同，但在实 际CPU当中使用的逻辑器件及获取数据的方式还是有所区别的。 5)取指令部件（GetCode）：指根据PC所提供的地址从指令寄存器中取出要执行的指 令，再根据各控制信号，得出下一次要执行的指令的地址。（注：指令寄存器中存 放的就是一个程序或一段代码所需要执行的指令，这里也是程序设计者自己给出的 一些指令的值。） 6)总控制器（Control）：总控制器通过从取指令部件获得的指令，进而产生各个控制 信号，并将控制信号返回个数据通路，就此实现各项功能。 他们的完整结构电路为