同步时序逻辑电路的分析共44页
- 格式：ppt
- 大小：2.74 MB
- 文档页数：44
下载文档原格式
合集下载
第二十二讲同步时序逻辑电路的分析方法
第二十二讲同步时序逻辑电路的分析方法第二十二讲同步时序逻辑电路的分析方法内容提要7.1 概述一、时序电路的定义二、电路构成三、分类：1 同步2 异步7.2 时序逻辑电路的分析方法7.2.1 同步时序逻辑电路的分析方法一、基本分析步骤1．写方程式2．列状态转换真值表3．逻辑功能的说明4 画状态转换图和时序图二、分析举例［例7.2.1］1．写方程式2．列状态转换真值表3．逻辑功能的说明4 画状态转换图和时序图5．检查电路能否自启动［例7.2.2］1．写方程式2．列状态转换真值表3．逻辑功能的说明4 画状态转换图和时序图7.2.2 异步时序逻辑电路的分析方法应写出时钟方程。
［例7.2.3］1．写方程式2．列状态转换真值表3．逻辑功能的说明4 画状态转换图和时序图第7章时序逻辑电路内容提要时序逻辑电路的分析方法异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理中规模集成电路的逻辑功能、使用方法和应用时序逻辑电路的设计方法7.1 概述一、定义：时序逻辑电路（又称时序电路）：在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路原来的状态。
二、电路构成：存储电路（主要是触发器，且必不可少）+组合逻辑电路（可选）。
时序逻辑电路的状态是由存储电路来记忆和表示的。
三、分类根据电路状态转换情况的不同分为：1．同步时序逻辑电路：所有触发器的时钟输入端CP都连在一起，在同一个时钟脉冲 CP作用下，凡具备翻转条件的触发器在同一时刻状态翻转。
触发器状态的更新和时钟脉冲CP是同步的。
2．异步时序逻辑电路时钟脉冲CP只接部分触发器的时钟输入端，其余触发器则由电路内部信号触发。
因此，凡具备翻转条件的触发器状态的翻转有先有后，并不都和时钟脉冲CP同步。
计数器中，时钟脉冲CP又称为计数脉冲。
7.2 时序逻辑电路的分析方法时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后分析出它的功能。
5-2时序逻辑电路的分析
X=1 Z
X Q1n
n Q2 1Q1n1
Z
0 0 1 1
0 1 0 1
0 1 0 1
0 1 1 0
1 0 1 0
0 0 0 1
1 0 1 0
1 0 0 1
1 0 1 0
0 0 0 1
状态图
n Qn1Q1 1 / Z 2 X=0 X=1
0 0 0 1 1 0 1 1
n 2
n 1
X/Z Q2Q1 0/0 00 00
4. 确定和说明电路的逻辑功能
5.2.2 同步时序逻辑电路的分析举例1
先介绍相对简单的Moore型时序逻辑电路，再介绍相对复 杂的Mealy型时序逻辑电路
例1 试分析下图所示时序电路的逻辑功能。
解：由电路图可知，此为同步时序逻辑电路，无输入信号
所以，属Moore型 1.写出各触发器的驱动方程和输出方程。
D0 Q2 Q0
D1 Q1
n1
D 2= Q 0 Q 1
Q
Q
n 1 0 n 2 n 0
D
n 0
Q Q CP0 Q CP0
Q
n1 1
n1 2
Q CP1 Q CP1
n 1 n 1
n 1 n 0 n 2
Q
Q Q CP2 Q CP2
(3)列电路状态转换真值表
Y 输出方程： 1 Q1 , Y2 Q2
驱动方程：
1J ＞C1
Y1
Q1
1J ＞C1 1K
Y2
Q2
J1 Q2 , K1 1 J 2 Q1 , K2 1
CP
1K
5.2.2 同步时序逻辑电路的分析举例1
《时序逻辑电路分析》课件
优化触发器设计
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。
时序逻辑电路PPT课件
时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路， 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
同步时序逻辑电路的分析
表和状态图如下。
yn1 x1x2x1yn x2yn Zx1x2yn
0
1
4． 画出时间图，并说明电路的逻辑功能
设电路初态为“0”，输入x1为00110110，输入x2为 01011100，根据状态图可作出电路的输出和状态响应序 列如下:
时钟节拍：1 2 3 4 5 6 7 8 输入x1： 0 0 1 1 0 1 1 0 输入x2： 0 1 0 1 1 1 0 0 状态yn+1： 0 0 0 0 1 1 1 1 输出Z ： 0 1 1 0 0 1 0 1
按输出信号特点分 Mealy型—输出不仅与存贮状态有关,还与外部输入有关。 Moore型—输出仅与存贮状态有关。
按通用性功能分 典型时序 — 移存器、计数器、序列信号发生/检测器 一般时序— 任意时序逻辑命题
时序电路的状态表和状态图
状态表 反映时序电路的输出Z、次态yn＋1、输入x和现 态yn之间的逻辑关系和状态转换规律的表格。
•
需要指出的是：
(1) 如果同步时序电路的初始状态不同，那么尽管输 入序列相同，但输出响应序列和状态转移序列将不同。
(2) 电路的现态和次态是相对某一时刻而言，该时刻 的次态就是下一个时刻的现态。
Mealy型电路状态图示例
y
x
0
1
A
D/0
C/1
B
B/1
A/0
C
B/1
D/0
D
A/0
B/1
某电路的状态表
现态
输入
…
X
…
…
…
Y
y
n
1
/Z
…
…
•例题：其同步时序电路有一个输入x，一个输出Z，4个状
态A， B， C， D，该时序电路的状态表如下所示 ：
yn1 x1x2x1yn x2yn Zx1x2yn
0
1
4． 画出时间图，并说明电路的逻辑功能
设电路初态为“0”，输入x1为00110110，输入x2为 01011100，根据状态图可作出电路的输出和状态响应序 列如下:
时钟节拍：1 2 3 4 5 6 7 8 输入x1： 0 0 1 1 0 1 1 0 输入x2： 0 1 0 1 1 1 0 0 状态yn+1： 0 0 0 0 1 1 1 1 输出Z ： 0 1 1 0 0 1 0 1
按输出信号特点分 Mealy型—输出不仅与存贮状态有关,还与外部输入有关。 Moore型—输出仅与存贮状态有关。
按通用性功能分 典型时序 — 移存器、计数器、序列信号发生/检测器 一般时序— 任意时序逻辑命题
时序电路的状态表和状态图
状态表 反映时序电路的输出Z、次态yn＋1、输入x和现 态yn之间的逻辑关系和状态转换规律的表格。
•
需要指出的是：
(1) 如果同步时序电路的初始状态不同，那么尽管输 入序列相同，但输出响应序列和状态转移序列将不同。
(2) 电路的现态和次态是相对某一时刻而言，该时刻 的次态就是下一个时刻的现态。
Mealy型电路状态图示例
y
x
0
1
A
D/0
C/1
B
B/1
A/0
C
B/1
D/0
D
A/0
B/1
某电路的状态表
现态
输入
…
X
…
…
…
Y
y
n
1
/Z
…
…
•例题：其同步时序电路有一个输入x，一个输出Z，4个状
态A， B， C， D，该时序电路的状态表如下所示 ：
时序逻辑电路讲解ppt
Q JQ C KQ
CP
J K AQn AQn ，A与Qn是异或关系
A与Qn相同时， J K 0 Qn1 Qn 具有保持原状态功能
A与Qn不同时，J K 1 Qn1 Qn 具有计数功能
时序逻辑电路
特点:
在数字电路中,凡就是任一时刻得稳定输出不仅决定 于该时刻得输入,而且还与电路原来得状态有关者,都 叫做时序逻辑电路,简称时序电路。
3、动作特点: 在CP=1得全部时间里,输入信号 得变化都对主触发器起控 制作用,所以当CP下降沿到达时从触发器得状态不仅仅由 此时刻输入信号得状态决定,还必须考虑整个CP=1期间输 入信号得变化过程。
三、 主从RS、JK触发器
主从RS触发器 的图形符号
S
1S
Q
CP C1
R
1R
Q
主从JK触发器 的图形符号
4. 根据状态转换情况总结电路功能。
例:时序电路见下图, FF1～FF3为主从JK触发器、下降沿动作。 分析其逻辑功能。输入端悬空时等同逻辑1。
1J
Q1
C1
1K
Q1 &
FF1
1J
Q2
C1
1K
Q2
FF2
& 1J Q3 &
1
Y
C1
1K
Q3
FF3 CP
J1 Q2 • Q3
K1 1
1、驱动方程 J2 Q1
RD
0–t1： RD=0、 SD=1
Q=1、Q=0
SD t1 t2 t3 t4 t5 t
t1–t2： RD= SD=0
保持Q=1、Q=0
t2 –t3： RD=1、 SD=0
Q
t
Q=0、Q=1
38-时序逻辑电路的分析和设计PPT模板
（4）有时，有了电路的输出方程，还不能获得电路逻辑功 能的完整印象。此时，可用状态转换表、状态转换图和时序图 等来描述时序电路状态转换全部过程，从而确定时序电路的逻 辑功能。
【例15-2】试分析下图所示时序电路的逻辑功能，写出它 的驱动方程、状态方程和输出方程。FF1、FF2、FF3三个触发 器下降沿动作，输入端悬空时相当于接高电平。
（4）选定触发器的类型，并求出电路的状态方程、驱动 方程和输出方程
设计具体的电路前需选定触发器的类型。选择触发器类 型时应考虑到器件的供应情况，并应力求减少电路中使用的 触发器种类。
根据状态转换表或状态转换图、分配的状态编码、触发 器的类型就可以写出电路的状态方程、驱动方程和输出方程 了。
（5）根据得到的方程画出逻辑图
下图为图例15-2所示电路的状态转换图。在状态转换图 中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。 同时，在箭头旁注明状态转换前的输入变量取值和输出值。 通常将输入变量取值写在斜线以上（无输入变量时无需标 注），输出值写在斜线以下。
（3）时序图
为了便于用实验观察的方法检查时序电路的逻辑功能， 还可以将状态转换表的内容画成时间波形的形式。在输入信 号和时钟脉冲序列作用下，电路状态、输出状态随时间变化 的波形图称为时序图。
【例15-3】试列出例15-2所示电路的状态转换表。
【解】由图可见，该电路无输入逻辑变量（注意： 不要把CP当作输入逻辑变量，因为它只是控制触发器状 态转换的操作信号），所以电路的次态和输出只取决于 电路的初态。设电路的初态为Q3Q2Q1=000，代入电路状 态方程和输出方程得
QQ32nn11
0 0
电工电子技术
时序逻辑电路的分析和设计
有一类逻辑电路，它在任何时刻的输出状态，不仅取决于 该电路当时的输入状态，还与电路前一时刻的输出状态有关。 具备这种逻辑功能的电路称为时序逻辑电路，简称时序电路。 时序逻辑电路由门电路和记忆元件（或反馈支路）共同构成， 即时序电路由组合数字电路和存储电路两部分组成，而存储电 路一般是由各类触发器组成的。
【例15-2】试分析下图所示时序电路的逻辑功能，写出它 的驱动方程、状态方程和输出方程。FF1、FF2、FF3三个触发 器下降沿动作，输入端悬空时相当于接高电平。
（4）选定触发器的类型，并求出电路的状态方程、驱动 方程和输出方程
设计具体的电路前需选定触发器的类型。选择触发器类 型时应考虑到器件的供应情况，并应力求减少电路中使用的 触发器种类。
根据状态转换表或状态转换图、分配的状态编码、触发 器的类型就可以写出电路的状态方程、驱动方程和输出方程 了。
（5）根据得到的方程画出逻辑图
下图为图例15-2所示电路的状态转换图。在状态转换图 中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。 同时，在箭头旁注明状态转换前的输入变量取值和输出值。 通常将输入变量取值写在斜线以上（无输入变量时无需标 注），输出值写在斜线以下。
（3）时序图
为了便于用实验观察的方法检查时序电路的逻辑功能， 还可以将状态转换表的内容画成时间波形的形式。在输入信 号和时钟脉冲序列作用下，电路状态、输出状态随时间变化 的波形图称为时序图。
【例15-3】试列出例15-2所示电路的状态转换表。
【解】由图可见，该电路无输入逻辑变量（注意： 不要把CP当作输入逻辑变量，因为它只是控制触发器状 态转换的操作信号），所以电路的次态和输出只取决于 电路的初态。设电路的初态为Q3Q2Q1=000，代入电路状 态方程和输出方程得
QQ32nn11
0 0
电工电子技术
时序逻辑电路的分析和设计
有一类逻辑电路，它在任何时刻的输出状态，不仅取决于 该电路当时的输入状态，还与电路前一时刻的输出状态有关。 具备这种逻辑功能的电路称为时序逻辑电路，简称时序电路。 时序逻辑电路由门电路和记忆元件（或反馈支路）共同构成， 即时序电路由组合数字电路和存储电路两部分组成，而存储电 路一般是由各类触发器组成的。
同步时序电路设计演示文稿
多种组合），分别从状态S1和S2出发，所得到的输出响应序列完全相同，则S1 、S2等效，或称S1、S2是等效对，记作（S1，S2）。等效状态可以合并。
等效状态的传递性：若（S1，S2）、（S2，S3），则（S1，S3）。记作： （S1，S2 ），（S2，S3）→（S1，S2，S3）
等效类：彼此等效的状态集合。 最大等效类：不包含在其它等效类中的等效类或状态。
定的，那么这个输入序列对状态S是有效的。而所有的有
效输入序列，意味着有效输入序列的长度和结构是任意 的。
第14页，共44页。
不完全确定状态表的化简过程分为作隐含表寻找相容对、作状态合 并图找最大相容类和作出最小化状态表3个步骤。
状态合并图：将不完全确定状态表的状态以“点”的形式均匀地绘在圆周上，然后把所有 相容对都用线段连接起来而得到的图。因此，所有点之间都有连线的多边形就构成一 个最大相容类。
原始状态图的画法举例
例1、某序列检测器由一个输入端X和一个输出端Z。输 入端X输入一串随机的二进制代码，当输入序列中出现 011时，输出Z产生一个1输出，平时Z输出0。试做出该 序列检测器的原始状态图。（mealy型实现）
演示
例2、某同步时序电路用于检测串行输入的8421码，其 输入的顺序是先低位后高位，当出现非法数字时，电路 的输出为1。试做出该时序电路的mealy模型状态图。
第11页，共44页。
例4 观察法化简下列状态表
例3 隐含表法化简下列状态表
隐含表：直角三角形网格。网格数为总状态数减1； 横向从左到右依次标注1~n-1个状态名，纵向从上 到下依次标注2~n个状态名。
第12页，共44页。
解：1）作隐含表。 2）顺序比较，寻找等效状态对。
比较结果有状态对等效、不等效、不能确定三种。等效时在相应方格填“∨” ；不等效 时在相应方格填“╳”，不能确定时，将次态对填入相应方格
等效状态的传递性：若（S1，S2）、（S2，S3），则（S1，S3）。记作： （S1，S2 ），（S2，S3）→（S1，S2，S3）
等效类：彼此等效的状态集合。 最大等效类：不包含在其它等效类中的等效类或状态。
定的，那么这个输入序列对状态S是有效的。而所有的有
效输入序列，意味着有效输入序列的长度和结构是任意 的。
第14页，共44页。
不完全确定状态表的化简过程分为作隐含表寻找相容对、作状态合 并图找最大相容类和作出最小化状态表3个步骤。
状态合并图：将不完全确定状态表的状态以“点”的形式均匀地绘在圆周上，然后把所有 相容对都用线段连接起来而得到的图。因此，所有点之间都有连线的多边形就构成一 个最大相容类。
原始状态图的画法举例
例1、某序列检测器由一个输入端X和一个输出端Z。输 入端X输入一串随机的二进制代码，当输入序列中出现 011时，输出Z产生一个1输出，平时Z输出0。试做出该 序列检测器的原始状态图。（mealy型实现）
演示
例2、某同步时序电路用于检测串行输入的8421码，其 输入的顺序是先低位后高位，当出现非法数字时，电路 的输出为1。试做出该时序电路的mealy模型状态图。
第11页，共44页。
例4 观察法化简下列状态表
例3 隐含表法化简下列状态表
隐含表：直角三角形网格。网格数为总状态数减1； 横向从左到右依次标注1~n-1个状态名，纵向从上 到下依次标注2~n个状态名。
第12页，共44页。
解：1）作隐含表。 2）顺序比较，寻找等效状态对。
比较结果有状态对等效、不等效、不能确定三种。等效时在相应方格填“∨” ；不等效 时在相应方格填“╳”，不能确定时，将次态对填入相应方格
同步时序逻辑电路的分析
实验八同步时序逻辑电路的分析一、实验目的⑴熟悉同步时序逻辑电路的一般分析、设计方法⑵熟悉移位寄存器和同步计数器的逻辑功能二、实验预习复习触发器的功能、特点和应用三、实验器材⑴直流稳压电源、数字逻辑实验箱⑵ 74LS00、74LS08、74LS10、74LS86、74LS74、74LS76四、实验内容和步骤1．移位寄存器型计数器⑵将集成D型触发器74LS74按图8-2接线。
电路的脉冲输入端CP接单脉冲，四个输出端Q4、Q3、Q2、Q1分别接发光二极管。
用触发器的异步清除端CLR将触发器初始状态复位为“0000”，Q4Q3Q2Q1＝0000。
（同样，可以用各触发器的预置端将触发器的初始状态置为某个状态。
）逐次按动单脉冲按钮，观察在CP脉冲作用下，计数器输出端的变化状态，将结果填入自制的表中。
分析电路输出端状态变化的规律，画出状态转换图，并说明电路的功能。
实验结果:五、思考题总结同步时序逻辑电路的一般分析方法。
(1) 根据逻辑电路写出各个触发器的驱动方程，即写出每个触发器输入端的逻辑函数表达式。
(2) 根据所给触发器，将得到的驱动方程代入触发器特性方程，得到时钟脉冲作用下的状态方程。
(3) 从逻辑电路中写出输出端的逻辑函数表达式。
(4) 将任何一组输入变量的取值及电路的初始状态，代入状态转移方程中和输出函数表达式中，得到时钟信号作用下的存储电路的次态逻辑值；再以得到的次态逻辑值为初始状态，和此时的输入变量的取值，再次代入状态转移方程中和输出函数表达式中，又得到新的次态逻辑值以及电路的输出值,如此循环代入逻辑值，直到所有输入变量的取值和所有逻辑状态值全部代入。
将存储电路的状态转换以及电路的输出用表格的形式来描述它们之间的关系，称为状态转移表。
将存储电路状态之间的转换关系用图形的方式来描述，就是状态转换图。
(5) 检查状态转换图(状态转移表)，如果在时钟信号和输入信号的作用下，各个状态之间能够建立联系，则说明该时序逻辑电路能够自启动，否则不能自启动。