中职教育-电子技术与数字电路(北大第二版)课件：第7章 组合逻辑电路.ppt

第7章 组合逻辑电路
本章主要内容
（1）组合逻辑电路的基本概念 （2）逻辑函数的卡诺图化简法 （3）组合逻辑电路的分析 （4）组合逻辑电路的设计
(5) 几种常用的组合逻辑电路
7.1 几个基本概念
数字逻辑电路可以分为两种类型：一类是组合逻辑电路 （Combinational Logic Circuit），另一类是时序逻辑电 路（Sequential Logic Circuit）。
后由真值表写出范式。
第一范式： 在真值表中，找出函数F的值为1的所有行， 对每一行变量的取值组合，如果变量取值为1，则写出相 应的原变量；如果变量取值为0，则写出相应的反变量。
然后写出该行变量取值所对应的变量之积，就得到该函 数的一个最小项，再把所有这样的最小项相加，就是该 函数的第一范式，即该函数的最小项表达式。
7.3 利用无关最小项化简逻辑函数
如下图所示，是一个用于“四舍五入”的逻辑电路，输 入A,B,C,D按8421编码，即X=8A+4B+2C+D，要求当X≥5 时，输出F=1；否则F=0，求F的最简“与或”表达式。
A
X
B C
F
D
▪ 根据题意，列真值表。在真值表中的A,B,C,D的六种取值组合
（1010～1111）在本问题中是不可能出现的。
7.5.3 最小项表达式和最大项表达式
一个逻辑函数的SP型或PS型并不是唯一的，这仍给人们 研究逻辑函数问题带来一些不便，但由最小项所构成的 “与或”表达式和由最大项所构成的“或与”表达式却是 唯一的。
由最小项之和所构成的逻辑表达式，称为逻辑函数的最小 项表达式，也叫逻辑函数的规范“积-和”式，或叫逻辑 函数的第一范式。例如：
一地说，对于n个变量，共有2n个最小项。
为了简化最小项的书写，也可以用mi表示最小项，并按下 述规则确定i的值：
当乘积项中的变量按序（A，B，C，D，…）排好以后， 如果变量以原变量形式出现时记作1，以反变量形式出现时 记作0，并把这1和0序列构成的二进制数化成相应的十进制 数，那么这个十进制数就是i的值。
图7.1 二到五变量卡诺图
图7.2 二到五变量卡诺图的另一种形式
从图7.2所示的卡诺图可以看到，每个变量及其反变量各占 卡诺图区域的一半，每一个编号的小格都是所有变量（原 变量或反变量）的“与”（交）。
例如对于四变量的卡诺图，编号为13的小格是变量A、B、 C*、D的“与”（交），即m13=ABC*D。如果这个小格内 被记为1，则表示相应的最小项被赋值为1，即 m13=ABC*D=1。
例7.12 分析图7.14所示的组合逻辑电路。 图7.14 例7-12逻辑电路图
由图容易得出： y1= (ABC)*， y2= (ABC*)* y3= (A*BC)*， y4= (AB*C)*
所以输出F的表达式为： F=ABC+ABC*+A*BC+AB*C
分析一下该电路的结构能否再简化一些。画出F的卡诺图， 如图7.15所示。从卡诺图可明显看出，F可化简为： F=AB+AC+BC
逻辑函数的“或与”表达式的形式，称为逻辑函数的“和 之积”（Product of Sum）形式，也称PS型。例如： F(u,v,w)=(u+v)(u*+w)(u+v*+w) F(A,B,C,D)=(A+B+C)(B*+C+D*)(A+D*) 它们是“和之积”形式的逻辑函数表达式。
利用逻辑代数的基本公式，可以将任何一个逻辑函数化为 “积之和”或“和之积”的形式。
F（A,B,C）=A*BC+AB*C+ABC 就是逻辑函数F的最小项表达式或第一范式。为了简化可 写成：
F（A,B,C）=m3+m5+m7=∑m（3,5,7）
由最大项之积所构成的逻辑表达式，称为逻辑函数的最大 项表达式，也称逻辑函数的第二范式。例如： F（A,B,C）=(A+B+C)(A+B+C*)(A*+B+C) 就是逻辑函数F的最大项表达式或第二范式。
7.2.2 卡诺图的编号
卡诺图的小方格编号原则为： 任意一个小方格的编号（以二进制表示）与其相邻小方格 的编号相比仅有一位不同。
由于每个小方格的编号用n位二进制数表示，而使一个n位 的二进制数只有一位改变（1变0，或0变1），恰好可找出 n个二进制数，这些二进制数就是这个格的相邻格的编号。
卡诺图中某小方格的相邻格的个数等于它的二进制编号的 位数或相应最小项的逻辑变量个数。
3．最大项
与最小项相对应，还有最大项，定义如下： 设有n个变量，p为一个具有n项的和，如果在p中每一个
变量都以原变量或者反变量的形式作为一项出现且仅出现 一次，则称p为n个变量的一个最大项。 同样，对于n个变量来说，最大项共有2n个。
例如，两个变量的四个最大项为：A*+B*，A*+B，A+B*， A+B。
对于五变量的卡诺图，如图7.1（d），共32个小方格分为 左右两个矩形来表示，每个小方格仍有五个相邻小方格， 其中四个可在这个小方格所在的矩形内找到，第五个可在 另一个矩形的对应位置上找到，如m11除与左边矩形内的 m9、m10、m15、m3相邻之外，还与右边矩形内的m27相邻。
所谓对应位置，可这样理解：把一个矩形重叠到另一个矩 形之上，透视地看，上边矩形的一个小方格就和下边矩形 的一个小方格相对应。
卡诺图与一个逻辑函数的真值表完全等价，并且等价于一 个规范的“积-和”表达式——逻辑函数的最小项表达式。
所以称卡诺图为逻辑函数的最小项图示或最小项方块图。
例7.3 一个三变量逻辑函数的卡诺图、真值表和最小项表达 式示于图7.3，从中可以看出三者之间的对应关系。
图7.3 卡诺图、真值表、最小项表达式的比较
（2）公式法 （详见教材P175）
7.2 逻辑函数的卡诺图化简法
7.2.1卡诺图
卡诺图是用几何图形形象化地表示逻辑函数的真值表，即 卡诺图和真值表二者有一一对应的关系，每个最小项在真 值表上占一行，而在卡诺图上占一个小格。
图7.1和图7.2表示了两种形式的卡诺图。对于多于六个变 量的卡诺图，因为它缺乏几何直观性，从而也就失去了实 际使用意义。
CD 11
F(A,B,C,D)=AC+AB+ABD
C
111
1
1
1
B
利用卡诺图进行逻辑函数化简时应注意的几个问 题：
（1）在卡诺图上合并最小项时，总是按2的乘幂来组合方格， 即把2个方格、4个方格、8个方格等合并起来。2个方格合 并可以消去1个变量，4个方格合并可以消去2个变量，8个 方格合并可以消去3个变量，等等。
（2）n个变量的全体最小项共有2n个，而且它们的和为1。
因为对于变量的任意一组取值都有一个最小项的值为1， 所以，全体最小项之和恒为1。
（3）设mi和mj是n个变量的两个最小项，若i≠j，则mi·mj=0。 即n个变量的任意两个不同的最小项之积恒为0。
这是因为对于变量的任意一组取值ቤተ መጻሕፍቲ ባይዱmi和mj不可能同时 为1，因此mi·mj恒为0。
定理 n个变量的任何一个逻辑函数，都可以展开成一组最小 项的和或最大项的积，并且这种展开是唯一的。
这是一个很重要的定理，它的另一种叙述方法是： n个变量的任何一个逻辑函数，都可以展开成第一范式或 第二范式，并且这种展开是唯一的。
所以也称它为范式定理。
该定理之所以重要，是因为由“最小项的和”或“最大项 的积”所组成的逻辑函数表达式是唯一的，这给研究和使 用逻辑函数带来极大的方便。
图7.3（a）、（b）、（c）三者的逻辑意义完全相同，只 是表示形式不同。
其中（a）为几何图形，（b）为数字表格，（c）为数学 表达式。
依据它们各自的特点而分别在不同的场合得到应用。但基 于人们阅读图形优于阅读表格及数学表达式的特点，而以 卡诺图的表示方式最具有几何直观性。
卡诺图的表示方式在逻辑函数的化简中得到广泛应用。
7.5.2 最小项和最大项
1．最小项
设有n个变量，p为一个含有n个因子的乘积项，如果在p 中每个变量都以原变量或反变量的形式作为一个因子出现 且仅出现一次，则称p为n个变量的一个最小项。
例 如 : 对 于 三 个 逻 辑 变 量 A 、 B 、 C来 说 ， 有 A*B*C*， A*B*C ， A*BC* ， A*BC ， AB*C* ， AB*C ， ABC* ， ABC八个最小项。
（2）把尽可能多的方格合并成一组，组越大，合并而成的 乘积项的变量个数就越少。
（3）用尽可能少的组覆盖逻辑函数的全部最小项，组越少， 化简而得到的乘积项数目就越少。
（4）在实现上述（1）和（2）时，一个最小项可以根据需 要使用多次，但至少也要使用一次。
（5）一旦所有的最小项都被覆盖一次以后，化简就停止。
一个逻辑电路，如果它在任何时刻的输出仅仅是该时刻输 入状态的函数，而与先前的输入状态无关，这样的逻辑电 路称为组合逻辑电路。
7.5.1 “积之和”与“和之积”
逻辑函数的“与或”表达式的形式，称为逻辑函数的“积 之和”（Sum of Product）形式，也称SP型。例如： f（x1，x2，x3）=x1x2+x1x3+x1x2* x3 f（A,B,C,D）=ABC+BC* D+CD+A*CD* 它们是“积之和”形式的逻辑函数表达式。
2
0010
0
3
0011
0
4
0100
0
5
0101
1
6
0110
1
7
0111
1
8
1000
1
9
1001
1
-
1010
d
-
1011