当前位置：文档之家 › SoC设计第6章

SoC设计第6章

  • 格式：ppt
  • 大小：571.50 KB
  • 文档页数：36

下载文档原格式

  / 36

合集下载

高级片上系统设计知到章节答案智慧树2023年上海电力大学

高级片上系统设计知到章节答案智慧树2023年上海电力大学

高级片上系统设计知到章节测试答案智慧树2023年最新上海电力大学第一章测试1.SoC是一种单硅芯片，可用于实现整个系统的功能参考答案:对2.SoC的缺点有哪些？参考答案:复杂的设计过程3.以下哪项陈述不正确？参考答案:SoC通常用于基本嵌入式应用，而MCU 用于智能手机等复杂应用;MCU 能够运行多个操作系统，而 SoC 通常不具有此功能4.在 SoC 设计过程中，包含以下哪些阶段？参考答案:软件模拟;布线;综合5.SoC 的基本组件包含哪些参考答案:系统总线;CPU;系统外设和协处理器第二章测试1.ZYNQ-7000系列FPGA通常采用Vivado软件进行电路设计参考答案:对2.PS的全称是Processing System参考答案:对3.本次实验不仅使用了ZYNQ-7000中的PS部分，还使用了PL部分参考答案:错4.本次实验中用到的PS部分的组件包括哪些参考答案:DDR3控制器;UART;ARM Cortex A9 核5.xc7z010clg400-1中的400表示什么意思参考答案:芯片封装的400个对外引脚第三章测试1.以下哪些是系统总线的功能？参考答案:将 ALU 单元连接到寄存器;控制处理器和内存块之间的数据传输;为控制信号提供临时缓冲器2.SoC 的以下哪些特性通常受其总线设计的影响？参考答案:功耗;可靠性;性能3.以下哪些 AMBA 总线系列用于与外围设备的通信？参考答案:APB4.AMBA 是芯片总线标准架构中应用最广泛的技术之一参考答案:对5.AXI4-Lite 是 AXI4 接口的轻量级变体，其数据位宽度限制为 16 位参考答案:错第四章测试1.IP在Vivado中指具有知识产权的具有一定电路功能的设计模块参考答案:对2.GPIO的全称是：General Processing I/O.参考答案:错3.32b GP AXI Master Ports是将PS部分模块作为master参考答案:对4.本次实验中用到的时钟是哪个部分提供的参考答案:PS5.本次实验需要生成Bitstream的原因是什么参考答案:因为用到了PL部分的FPGA第五章测试1.片上内存过小，会导致SoC的性能降低。

SoC设计方法与实现 第8章 SoC功能验证 课件PPT

SoC设计方法与实现 第8章 SoC功能验证 课件PPT
芯片层 把所有模块的独立验证集成，在芯片顶层（top-level）执行。 由SoC架构的复杂性所决定，这一层的验证是一项艰难的任务。
系统应用层
需要尽可能模仿真实的应用程序和应用环境。
SoC功能验证的发展趋势
新的方法学及更好的工具 理解系统 容易找到产生问题的原因 可重用验证模块 验证自动化 通用的验证方法学
目的 建立通用的、可重用的验证组件（UVC，UVM Verification Component） 高效地进行SoC功能验证（数字逻辑） 减少验证的费用
UVM是建立在SystemVerilog平台上的
UVM 是建立在SystemVerilog平台上一个库，它提供了一系列的接口， 让我们能够更方便的进行验证。
SoC设计
方法与实现
SoC设计方法与实现
第九章
SoC功能
验证(1)
功能验证概述及验证方法
内容大纲
功能验证概述及验证方法 验证规划 基于断言的验证 通用验证方法学
功能验证概述及验证方法
随着设计的进行，越接近最后的产品，修正一个设计缺陷的 成本就会越高。
新的验证方法不断出现，提高验证效率、在设计的早期发现 问题。
基于仿真的功能验证方法
仿真 硬件模拟 形式验证及半形式验证
仿真验证平台
随机激励生成 示例：带约束的随机激励生成，保证产生的激励的合法性。
x1和x2为系统的两个输入，它们经过独热码编码器编码之后产生与被 验证设计（DUV）直接相连的输入。
输入约束： in[1] + in[3] + in[2] <= 1 产生有效的随机测试激励
用于仿真+属性检查（一种形式验证）
验证实现所花费的时间与验证的质量

第章sopc技术概述

第章sopc技术概述

Nios II /f (快速)
Nios II /s (标准) Nios II /e (经济)
针对最佳性能优化 平衡性能和尺寸 针对逻辑资源占用优化
6级 1 周期 动态 可设置 可设置
5级 3 周期 静态 可设置 无
无 软件仿真实现 无 无 无
256
256
256
1.3 Nios II软核简介
❖ 外设的可定制性
Altera公司NIOS和NIOS II Xilinx的MicroBlaze
1.3 Nios II软核简介
❖ Nios II是Altera公司2004年6月推出的第二代软核处理器。 ❖ 相对于Nios，Nios II 性能更高，占用FPGA的资源更少，
而与之配套的开发环境更先进，有更多的资源可供用户使用。 ❖ Nios II系列32位RISC嵌入式处理器具有超过200 DMIP的性
1.2 基本概念
❖ 软核
IP软核通常是用HDL文本形式提交给用户，它经过 RTL级设计优化和功能验证，但其中不含有任何具 体的物理信息。据此，用户可以综合出正确的门电 路级设计网表，并可以进行后续的结构设计，具有 很大的灵活性，借助于EDA综合工具可以很容易地 与其他外部逻辑电路合成一体，根据各种不同半导 体工艺，设计成具有不同性能的器件。软IP内核也 称为虚拟组件（VC-Virtual Component）。
1.3 Nios II软核简介
定时器/计数器 用户逻辑接口 外部SRAM接口
SDR SDRAM
PCI DDR2 SDRAM
SHA-1
外部三态桥接 EPCS串行闪存控制 器
JTAG UARTC S8900 10Base-T接口
片内ROM
直接存储器通道 (DMA)

第六章复合材料表界面的分析表征

第六章复合材料表界面的分析表征
A. 接枝聚丙烯酰胺碳纤维; B. 接枝聚丙烯酸 碳纤维; C. 氧等离子处理碳纤维; D. 未处理 碳纤维
41
不同处理碳纤维增强复合材料冲击 载荷与冲击时间的对应关系
A. 接枝聚丙烯酰胺碳纤维; B. 接枝聚丙烯 酸碳纤维; C. 氧等离子处理碳纤维; D. 未 处理碳纤维
氧等离子处理（曲线C）碳纤维 复合丝试样的冲击载荷曲线主 要弹性承载能U1差不多比未处 理者增加近3倍，表明基体变形 更大，也有更多的纤维发生形 变。相反塑性承载能U2却小到 可略视的地步，几乎没有什么 纤维拔出和与基体的脱粘，充 分表明了强结合的界面特征。
25
碳纤维表面官能团的分析
还原剂，消除自由基，证明等 离子处理产生的大部分是游离
基，不是酚羟基
图6-25 等离子处理时间对自由基浓度的影响
在等离子处理初期，自由基浓度迅速增加，处 理5分钟后，自由基浓度增加渐趋平缓。
27
图6-26 UHMWPE纤维表面活性的衰减
经等离子处理后的UHMWPE纤维暴露在空气中，表 面自由基的浓度随时间而衰减，表面活性在逐渐减小
36
6.4.2 复合材料界面的动态力学分析
a-接枝玻纤 b-未接枝玻纤 涂敷聚苯乙烯树脂的玻璃纤维辫子的动态
力学扭辫曲线
曲线b在92℃处出现一个 尖锐的聚苯乙烯玻璃化转变 损耗峰，而曲线a上，在聚 苯乙烯玻璃化转变损耗峰高 温一侧还有一个小峰，一般 称为α’峰，也叫做界面峰。
界面粘结强，则试样承 受周期负荷时界面的能力损 耗大，α’峰越明显。
复合材料界面受到因 热膨胀系数不同引起 的热残余应力。热残 余应力的大小正比于 两者的热膨胀系数之 差Δα和温差ΔT， 也与基体和纤维的模 量有关。
29
❖ 6.4 界面力学性能的分析表征

第6章 宏模块和LPM函数的应用(CPU)

第6章 宏模块和LPM函数的应用(CPU)

第6章 宏模块和LPM函数的应用
固核（Firm Core）
固核比软核有更大的设计深度，己完成了门级综合、时序 仿真并经过硬件验证，以门级网表的形式提交使用。 只要用户提供相同的单元库时序参数，一般就可以正确完 成物理设计。
固核的缺点是它与实现工艺的相关性和网表的难读性。前 者限制了固核的使用范围，后者则使得布局布线后发生的 时序问题难以排除。
LPM模块的使用
FPGA-CPLD原理及应用
第6章 宏模块和LPM函数的应用
知识要点
LPM功能模块 LPM: library of Parameterized Modules
参数化的模块库，其模块使用参数和端口信号进 行描述，通过设置参数和端口信号，可以实现不 同的功能。其模块可称之为参数化模块或者LPM模 块或者LPM宏功能块。
(3) 使用端口和参数定义生成宏功能模块
计数器 乘法器 RAM 加法/减法器 乘-累加器和乘-加法器 移位寄存器
FPGA-CPLD原理及应用
第6章 宏模块和LPM函数的应用
6.2 LPM模块应用实例
使用LPM_COUNTER模块实现数控分频器 各端口信号的意义和设置 参数的设置 分频比
软核为后续设计留有比较大的空间，使用者可以通过修 改源码，完成更具新意的结构设计，生成具有自主版权 的新软核。 由于软核的载体HDL与实现工艺无关，使用者要负责从 描述到版图转换的全过程，模块的可预测性低，设计风 险大，使用者在后续设计中仍有发生差错的可能，这是 软核最主要的缺点。
FPGA-CPLD原理及应用
模块设置 参数：设置大小； 端口信号设置：设置使用哪些端口信号和信号属 性等，其中输入端口信号有缺省值，也可以自己 设置。

第六章电子自旋

第六章电子自旋

⃗ ·S ⃗ ，⃗ ⃗ 等项。因为电子的自旋是其内禀属性，与轨道部分无直接关系，在不考虑 一般，H 需要包含B r·S 自旋轨道耦合作用时，我们可以作变量分离，令 ψ (⃗ r, Sz ) = ϕ (⃗ r) χ (Sz ) a b 于Sz = /2的几率，|b| 表示处于Sz = − /2的几率，归一化要求|a| + |b| = 1。 3

0 1

2
1 0 0 −1
)
(1 0) − 0 0 0 1 1 0 0 0 ) )
(0 1) =
(0 1) =
(1 0) =
Chapter VI
在二次量子化以后， |+⟩ =⇒ c+ i↑ 因此 ni S
+ + = c+ i↑ ci↑ + ci↓ ci↓
6.1 电 子自 旋 态 矢 量
S-G 实验清楚地告诉我们电子自旋z 方向的分量只有两个值，ms = ±1/2，可以用量子数Sz = ± /2来标注， 因此描述电子波函数应当写成二分量的形式 ψ (⃗ r, /2) ψ (⃗ r, − /2)
Ψ (⃗ r , Sz ) = 是一个旋量(spinor )波函数。
a b a b

a b

=λ
−1/2 λ
=0
λ =
1 1 1/2, a = b =⇒ χ′ + = √ 2 1 ⟩ 1 1 −1/2, a = −b =⇒ χ′ − = √ 2 −1 ⟩
( 2 ) 1 Example：在 S , Sz 表象中，有一个自旋向上的电子 → χ+ ，求测量Sx 的值和几率。 0 测量Sx 的值只能是sx = ± /2， 几率： χ′ + |χ+ ⟨ ⟨ ⟩

第6章 DSP系统初始化及中断..

外设向量表用来获取响应某一特定外设事件的特定中断服务子程序sisr240xa中断源优先级和中断向量表中断名称优先级cpu中断和向量地址外围中断向量piv能否被屏蔽外围中断源模块描述resetrsn0000hrspin看门狗来自引脚的复位信号看门狗溢出保留位cpu用于仿真nminmi0024h不可屏蔽中断不可屏蔽中断只能是软件中断pdpintaint10002h0020heva功率驱动保护引脚中断pdpintbevbadcintadc高优先级模式的adc中断xint1外部中断逻辑高优先级模式的外部引脚中断xint2spi高优先级模式的spi中断rxint100006hsci高优先级模式的sci接收中断txint110007hsci高优先级模式的sci发送中断canmbint120040hcan高优先级模式的can邮箱中断canerint13int20004h0041hcan高优先级模式的can错误中断cmp1int140021hevacompare1中断cmp2int150022hevacompare2中断cmp3int160023hevacompare3中断t1pint170027hevatimer1周期中断t1cint180028hevatimer1比较中断t1ufint190029hevatimer1下溢中断t1ofint20002ahevatimer1上溢中断cmp4int210024hevbcompare4中断cmp5int220025hevbcompare5中断cmp6int230026hevbcompare6中断t3pint24002fhevbtimer3周期中断t3cint250030hevbtimer3比较中断t3ufint260031hevbtimer3下溢中断t3ofint270032hevbtimer3上溢中断t2pint28int30006h002bhevatimer2周期中断t2cint29002chevatimer2比较中断t2ufint30002dhevatimer2下溢中断t2ofint31002ehevatimer2上溢中断t4pint320039hevbtimer4周期中断t4cint33003ahevbtimer4比较中断t4ufint34int40008h003bhevbtimer4下溢中断t4ofint35003chevbtimer4上溢中断cap1int360033he

第6章 SOC的特殊型号芯片介绍


CPห้องสมุดไป่ตู้102芯片外观和引脚 CP2102芯片外观和引脚
8
表6-1 CP2101的引脚定义 CP2101的引脚定义
引脚名称 VDD GND /RST REGIN VBUS D+ DTXD RXD CTS RTS DSR DTR DCD RI SUSPEND /SUSPEND NC 引脚号 6 3 9 7 8 4 5 26 25 23 24 27 28 1 2 12 11 10，13-22 ， 类型 电源输入 电源输出 接地 数字I/O 数字 电源输入 数字输入 数字I/O 数字 数字I/O 数字 数字输出 数字输入 数字输入 数字输出 数字输入 数字输出 数字输入 数字输入 数字输出 数字输出 没有使用 器件复位。输入低电平 以上可以产生一次系统复位。 器件复位。输入低电平15µs以上可以产生一次系统复位。 以上可以产生一次系统复位 5 V调节器输入。此引脚为片内电压调节器的输入。 调节器输入。 调节器输入 此引脚为片内电压调节器的输入。 VBUS 感知输入。该引脚应连接至一个 感知输入。该引脚应连接至一个USB网络的 网络的VBUS信号，当连通到一个 信号， 网络的 信号 当连通到一个USB 网络时该引脚上的信号为5 。 网络时该引脚上的信号为 V。 USB D+ USB D发送) 异步数据输出 (UART 发送 接收) 异步数据输入 (UART 接收 清除发送控制输入(低电平有效 清除发送控制输入 低电平有效) 低电平有效 准备发送控制输出(低电平有效 准备发送控制输出 低电平有效) 低电平有效 数据设置准备好控制输入(低电平有效 数据设置准备好控制输入 低电平有效) 低电平有效 低电平有效) 数据终端准备好控制输出 (低电平有效 低电平有效 数据传输检测控制输入(低电平有效 数据传输检测控制输入 低电平有效) 低电平有效 低电平有效) 振铃指示器控制输入 (低电平有效 低电平有效 进入USB挂起状态时，该引脚被驱动为高电平。 挂起状态时， 当CP2101进入 进入 挂起状态时 该引脚被驱动为高电平。 当CP2101进入 进入USB挂起状态时，该引脚被驱动为低电平。 挂起状态时，该引脚被驱动为低电平。 进入 挂起状态时 这些引脚不连接或接到VDD的引脚。 的引脚。 这些引脚不连接或接到 的引脚 2.7-3.6 V 电源电压输入。 电源电压输入。 3.3 V 电压调节器输出。 电压调节器输出。 说明

soc课程设计

soc课程设计一、课程目标知识目标：1. 学生能够理解并掌握soc（社会学科）基本概念，如社会结构、文化差异和社会制度等；2. 学生能够描述并分析我国及世界各地的社会现象，了解不同文化背景下的社会行为规范；3. 学生能够运用所学知识，对现实生活中的社会问题进行思考，提出合理的观点和建议。

技能目标：1. 学生通过小组合作、讨论等方式，提高沟通协作能力；2. 学生能够运用批判性思维，对社会现象进行分析和评价；3. 学生掌握基本的社会调查方法，能够独立完成简单的调查报告。

情感态度价值观目标：1. 培养学生对社会学科的兴趣，激发学习热情；2. 增强学生的社会责任感和公民意识，使其关注社会问题，积极参与社会公益活动；3. 培养学生的包容性和尊重多元文化的态度，使其形成正确的价值观。

本课程针对年级特点，结合学科性质，注重培养学生的实践能力和综合素质。

课程目标具体、可衡量，旨在帮助学生掌握基础知识，提高分析问题和解决问题的能力，同时培养其情感态度价值观，使其成为具有社会责任感和创新精神的优秀学子。

二、教学内容1. 社会结构：介绍社会阶层、家庭、社会组织等基本概念，分析其功能和作用。

教材章节：第一章《社会学的基本概念》内容列举：社会阶层的形成与功能；家庭结构与功能；社会组织类型及作用。

2. 文化差异：探讨世界各地的文化现象，分析文化差异的原因及其影响。

教材章节：第二章《文化人类学》内容列举：文化概念及其分类；文化差异的表现与原因；跨文化交流的意义与挑战。

3. 社会制度：讲解社会制度的基本类型，分析其对个体和社会的影响。

教材章节：第三章《社会制度》内容列举：社会制度的定义与功能；现代社会制度类型及运作机制；社会制度的变革与影响。

4. 社会问题：探讨现实生活中的社会问题，分析其原因、影响及解决办法。

教材章节：第四章《社会问题》内容列举：社会问题的概念与分类；我国当前的主要社会问题；解决社会问题的策略与方法。

5. 社会调查方法：介绍社会调查的基本方法，培养学生实际操作能力。

EDA技术实用教程第6章NIOS软核SOPC系统设计

存器。这些寄存器用于 自动控制
寄存器 CTL0 CTL1 CTL2 CTL3 CTL4 CTL5 名称 status estatus bstatus ienable ipending cpuid B31 ... B2 B1 保留 U 保留 EU 保留 BU 中断使能位 中断挂起位 处理器的唯一标识 B0 PIE EPIE BPIE
. . .
异常临时寄存器（1） 断点临时寄存器（2） 全局指针寄存器 堆栈指针寄存器 帧指针寄存器 异常返回地址（1） 断点返回地址（2） 返回地址寄存器





（1）寄存器R0作为0寄存器。它通常包含常数0。 因此，写它时无效，读这个寄存器的返回值为0。 （2）寄存器R1被汇编器作为临时寄存器使用，用 户程序中不能使用。 （3）寄存器R24和R29用于处理表达式；它们在用 户模式不可用。 （4）寄存器R25和R30是JTAG调试模式专用。 （5）寄存器R27和R28用于控制NiosII处理器使用 的栈。 （6）寄存器R31用于保存子程序调用的返回地址。
6.2 NiosII指令系统

NiosII处理器是精简指令架构（RISC）。其 算术和逻辑运算的操作数在通用寄存器执 行。 通过Load和Store指令在内存和寄存器 之间传送数据。 NiosII处理器的字长为32 bits。所有的寄存器都是32 bits。32-bit的 字节地址可用从小到大或从大到小的风格 赋值。在配置时，用户可能会选择一种赋 值风格。本文使用从小到大的风格。 NiosII 架构使用单独的指令和数据总线，通常叫 做哈佛架构。

NiosII CPU内部结构示意图
CPU复位信号 时钟信号 JTAG 调试模块 程序控制器和 地址生成器
指令存储器
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

• 是内部产生的吗 • 是由锁相环（PLL）产生的吗
• 还是由电路分频器、异步计数器、串行计数器或者
同步计数器提供的时钟
IP的选择及设计复用的考虑
• 系统结构设计做好模块划分时，必须确定哪些模块基于标
准单元库进行设计，哪些模块需要购买IP，IP模块的对接 需要增加哪些连接性设计
• 模块间的接口协议要尽可能的简单，模块间的接口定义要
可综合RTL代码的编写准则——编码风格
编码风格——阻塞赋值
• Data_Out
所 赋 的 值 将 是 信 号 Intermediate_Variable的新值，即In_A & In_B
reg Data_Out; reg Intermediate_Variable; always @(In_A, In_B) begin Intermediate_Variable = In_A & In_B; Data_Out = Intermediate_Variable; end
尽可能与国际上通用的接口协议完全一致
• 要注意积累IP和IP集成的经验 • 如果是对硬IP的集成，还必须在时钟分布、关键路径的布
线、电源和地线的布线、IP 模块支持的测试结构等方面进 行考虑，与系统芯片保持一致
对可测性的考虑
• 复位信号在测试过程中应该被设置为无效，否则测试过程
• • •
• •
可能被复位信号打乱 门控时钟在测试中应当有效 三态的驱动在测试中必须有可知的输出 边界扫描（Boundary Scan）问题：边界扫描的逻辑应 当放在一个单独的设计模块中，边界扫描的生成主要在综 合中进行 RAM的测试 测试控制：建议将测试控制逻辑（如测试模式选择）、测 试时钟及复位信号的控制信号等放在单独的模块中
SoC设计方法与实现
第六章
RTL代码编写指南
郭炜 魏继增 郭筝 谢憬
内容大纲
• 编写RTL代码之前的准备 • 可综合RTL代码编写指南 • 调用Synopsys DesignWare来优化设计
内容大纲
• 编写RTL代码之前的准备 • 可综合RTL代码编写指南 • 调用Synopsys DesignWare来优化设计

与团队共同讨论设计中的问题
• 通过讨论，团队的每个成员必须清楚设计规则 • 版本控制、目录树和其他设计组织的问题也必须在
团队内广泛讨论，达成共识
• 这些问题都属于顶层问题或项目管理问题，大家必
须遵守同一个设计规则
• 团队成员间的充分交流是一个设计能够成功的关键
因素
根据芯片结构准备设计说明书
模块的划分——把多周期路径或伪路径限制到一个模块中
多周期路径
• 应当尽量根据时钟的相关性来划分模块。简单地说，就是
模块的划分——根据时钟的相关性划分模块
•
将时钟分频、门控单元和复位产生等电路尽量放在同一模 块中 这么做使得在综合的时候便于设置时钟约束
同步时钟模块
对时钟的处理
• 设计中需要多少个时钟 • 芯片中的时钟是从哪里来的呢
可综合RTL代码的编写准则——综合考虑
• 每个模块尽可能只使用一个主时钟 • 复位信号以“reset”命名，表示高电平有效，如果低电平 • • • • •
有效则命名为“reset_b”。通常来说复位信号为异步信号 模块的分割最好能够使得在模块内部的输入和输出端直接 和触发器相连接，这样在综合的过程中，时序约束的设置 将非常方便 不在数据通路上的触发器都需要有复位信号 数据通路上触发器的复位信号根据流水线的划分来设置 如果电路中同时存在具备复位信号的触发器和不具备复位 信号的触发器，不要将它们放在一个程序块中 在case语句中，指明所有可能出现的情况，如果不需要所 有情况，加上default语句
可综合RTL代码的编写准则——命名
• 同步触发器的命名
如 果 有 异步信 号 需 要同步 ， 那 么该同 步 触 发器的 命 名建 议加 上 “synch”，如synch_stage_1
• 时钟信号的命名
全局时钟以clk命名 其他时钟信号的命名需要包含相关的频率信息，如clk_32k
• 文件的命名
模块的划分
模块的划分
模块的划分——芯片级的模块划分
顶层模块组织结构图
• 在对核心逻辑进行模块划分时，要避免子模块间出现连接
用的粘附逻辑
模块的划分——核心逻辑的模块划分
粘附逻辑
消除粘附逻辑
• 应尽可能地把相关的组合逻辑集中到一个模块中处理，这
是因为综合器在默认的工作模式下综合优化时，不能跨越 模块边界对相关的组合逻辑做归并优化处理。
• 信号的命名
可综合RTL代码的编写准则——命名
在模块的例化过程中采用信号名称连形式，避免使用指明位置的形 式，并且每行例化一个信号 my_module my_module_inst( .signal (signal), //signal input from other module .a_bus (a_bus), //address bus from core module ); 在信号列表中，将clk 、reset等扇出较大的信号列在最后，统一规 范，便于阅读 my_module ( signals_to_from_block_A, // description signals_to_from_block_B, // description reset, clk ); 命名要尽量显得有意逻辑的模块划分
组合逻辑被分散在多个模块
组合逻辑归并
• 如果在设计中包含了多周期路径或伪路径，应尽可能地把
• •
这些逻辑限制到一个模块中，并在代码编写时用注释行明 确指出 把多周期路径限制到一个模块中处理可以减少综合时间和 优化非多周期路径的综合结果 把多周期路径或伪路径限制到一个模块中，可以方便设计 者给出相关的综合及静态时序分析的约束，同时也便于设 计者在后端设计实现后进行检查
编码风格——非阻塞赋值
• Data_Out所赋的值将是Intermediate
Variable原来 的值，所以在进行代码编写时必须根据功能需求来决定采 用何种赋值形式。
reg Data_Out; reg Intermediate_Variable; always @(In_A, In_B, Intermediate_Variable) begin Intermediate_Variable <= In_A & In_B; Data_Out = Intermediate_Variable; end
• 模块功能的简要介绍 • 顶层模块的接口信号； • 所有控制寄存器地址及功能描述； • 顶层模块的主要结构图； • 子模块功能； • 子模块的接口信号； • 子模块的主要结构图； • 子模块的实现原理； • 时钟信号的连接（如 Multicycle •
Path 、 FalsePath 、 Negedge Clock、Generated Clock） 复位信号的连接（如Gated Reset、Soft Reset）
总线设计的考虑
• 如果不是特别要求的话，尽量使用单向总线 • 但是如果在以前出于布线和其他以前版本兼容性的
考虑，一直采用的是双向总线，现在如果没有很好 的处理而使用单向总线也可能会产生问题
• 在开始编码前获得每一条总线和接口的设计文档，
确保对其功能和时序都很清楚，这样的话可以帮助 在编写代码前创建高层次的模型。
内容大纲
• 编写RTL代码之前的准备 • 可综合RTL代码编写指南 • 调用Synopsys DesignWare来优化设计
可综合RTL代码的编写准则——命名
• 模块的命名
在系统设计阶段应该为每个模块进行命名，最终的顶层 模块应该以芯片的名称来命名 在顶层模块中，除I/O引脚和不需要综合的模块外，其余 作为次级顶层模块，建议以xx_core.v命名 对于多处理器的设计，共享模块以（模块名_处理器名） 命名 模块的命名和该模块的功能相结合
编写RTL代码之前的准备
• RTL代码编写前需要讨论并确定的问题
是否与设计团队共同讨论过设计中将会发生的关键问题 是否已准备好设计文档了 设计文档中总线是如何定义的 设计文档中是否定义了设计的划分方法 设计中的时钟是怎样考虑的 对I/O是否有特殊需求 是否需要其他IP，这些IP的包装（Package）是否完整地包括了每 一步设计所需的文件 是否考虑了IP复用设计 是否考虑了可测性设计 整个设计的面积是引脚限制还是门数限制 设计的运行速度是否能超过工艺速度极限 时序和后端设计是否有特殊的需求
一个文件只能包含一个模块，而文件名应该与模块名相同，这样做 可以方便修改设计
• 利用缩进来显示代码的逻辑结构，缩进一致，并以Tab为
• • • • • • • • • •
单位 语句块之间由begin和end划分清楚 首行缩进使得代码结构清晰，可读性增强 同一个层次的所有语句左对齐 initial 、 always 等语句块的 begin 关键词跟在本行的末 尾，相应的end关键词与initial、always对齐 对于时序单元必须采用非阻塞赋值 组合逻辑采用阻塞赋值 不要将阻塞赋值和非阻塞赋值混合在一个程序块中 保证敏感列表完整，避免仿真和综合过程中出现功能错误 尽量不使用循环结构 对代码加上适当的注释
可综合RTL代码的编写准则——综合考虑
• 代码的描述应该尽量简单 • 尽量保证每个模块的简练和易读性，如果模块太大时可以 • • •
考虑将其划分为几个子模块 在内部逻辑中避免使用三态逻辑 不要在代码描述中加入specify语句去规定多周期路径 避免触发器在综合过程中生成锁存器，在if else语句中， 如果设计没有很好地覆盖到各种情况，就很有可能综合产 生一些锁存器的结构 尽量避免异步逻辑、带有反馈环的组合电路及自同步逻辑 尽量把需要综合的代码置于节点模块，层次化模块仅起到 连接节点模块的作用 输入和输出信号在声明的时候默认为wire类型