下载文档原格式
信号完整性与电源完整性的研究与仿真的开题报告一、选题背景及意义信号完整性和电源完整性感性地理解，即不同的信号和电源是否能够在电路中保持其原始状态。
在高速PCB设计中，信号完整性问题和电源完整性问题是非常普遍的，它们会产生各种各样的电路干扰，如噪音、电磁干扰等等，从而导致电路性能的下降或者系统功能的失效。
因此，实现信号完整性和电源完整性对于保证电路性能和系统可靠性是至关重要的。
然而，在高速PCB设计中，对于信号完整性和电源完整性的研究与仿真是一个非常重要的环节。
二、研究目标本研究的主要目标是探讨信号完整性和电源完整性在高速PCB设计中的关键问题，例如信号的传输和噪声的抑制、电源的供电质量和稳定性等等。
通过对实验和仿真的比较，分析影响信号完整性和电源完整性的因素，并提供相应的设计方法和方案。
三、研究内容与步骤1、了解信号完整性和电源完整性相关的理论知识。
2、分析信号完整性和电源完整性的影响因素。
3、研究现有的信号完整性和电源完整性仿真方法，并结合实验进行对比分析。
4、验证设计方案，通过仿真分析和实验验证，确定最优解决方案。
5、总结研究成果，提出针对信号完整性和电源完整性研究的未来发展方向。
四、预期成果与创新点预计本研究将通过实验和仿真，提供了解信号完整性和电源完整性在高速PCB设计中的关键问题的详细分析，为保证电路性能和系统可靠性提供设计方案和方法，并为相关领域的研究提供创新点。
五、研究方法本研究采用实验和仿真相结合的方法，通过实验验证仿真结果的准确性，并通过仿真得到更多有价值的信息。
在实验方面，将借助现有的测试设备进行测试，如信号发生器、示波器等。
在仿真方面，将采用相应的仿真软件工具，如Altium Designer 等进行仿真。
六、研究难点1、信号完整性和电源完整性影响因素的综合分析。
2、如何针对信号完整性和电源完整性的问题提供最优解决方案。
3、通过仿真和实验得到准确的结果和分析。
七、时间安排本研究计划在2021年9月至2022年6月期间完成。
高速PCB信号完整性和电源完整性仿真技术研讨会 小伙伴们，下周我们又组织了一个信号完整性的活动，这次的主题非常简单明了，就是介绍高速PCB信号完整性和电源完整性仿真技术。
活动介绍 PCB作为电子产品上最大的元器件，一直是工程师研究的主要对象。
对于信号完整性工程师更是深有体会，因为PCB作为互连的主要通道，包含了器件的封装焊盘、过孔、传输线、电源和地平面等，这些因素都会影响到高速电路信号完整性的表现，任何一个点设计不好都有可能导致设计失败。
ADS包含了全套原理图和PCB仿真的工具，能快速的建模仿真并高效的分析和处理结果。
本次研讨会将概括性的介绍：ADS软件针对信号完整性仿真的流程、PCB材料以及参数提取流程、层叠的设计、阻抗的计算、过孔仿真流程以及PCB信号完整性和电源完整性仿真流程。
PCB仿真的流程 提取频变的材料参数结果： ADS Via designer过孔仿真的基本流程： 速度报名吧 日期：2018年09月12日 时间：10:00-12:00 参加对象：信号完整性和电源完整性仿真工程师，Layout工程师，硬件工程师，技术总监以及有兴趣的工程师，老师，大学电子类的学生等等 嘉宾简介 蒋修国 是德科技 应用工程师 应用工程师，参与过大型服务器、交换机、高速背板和云存储产品、消费类电子产品等的硬件研发。
擅长高速数字电路的信号完整性和电源完整性仿真、设计和测试。
8年+工作经验。
2016年加入是德科技，目前负责信号完整性、电源完整性和EMC相关产品的应用与技术支持。
《信号完整性》公众号创始人，公众号创建于2014年。
每周都会分享SI、PI、RF和EMC相关的原创仿真测试的内容。
涂智元 是德科技 应用工程师 Master in EE, National Chiao-Tung University (Hsinchu). Work Experience: Product Marketing, Foxconn (2 years). Summary of skill: Signal Integrity, EM and communication system.Years of Keysight: 5 years. 易泽宇 是德科技 应用工程师 华中科技大学电子科学与技术硕士学位，从事EEsof EDA 软件应用技术支持工作。
东南大学硕士学位论文环境的污染和无线电频谱资源的影响，世界各国制定了相关的电磁兼容标准、法律法规来限制产品的电磁辐射问题，不符合标准要求的产品不允许在市场中销售，即电磁兼容认证，这也逐渐成了限制别国产品进入本国市场的技术贸易壁垒。
欧盟于１９８９年５月３日颁布了电磁兼容性指令（８９／３３６／ＥＥｃ）。
指令严格规定，凡不符合指令要求的产品，一律禁止进入欧盟市场或投入使用。
１９９１年４月、１９９２年４月和１９９３年７月，欧盟又先后三次对该指令进行修改。
最近，欧盟在８９／３３６／ＥＥＣ及其修改件的基础上对电磁兼容技术法规内容再一次作了较大幅度的修改和调整，并于２００４年１２月３１日重新颁布了新的电磁兼容性指令（２００４／１０８／Ｆ＿贮），该指令将逐步取代８９／３３６／ＥＥＣ。
指令所有电子产品必须通过电磁发射测试和电磁抗扰度测试并按要求加贴ＣＥ标志才可以欧盟市场中销售，没有ＣＥ标志的，不得上市销售，已加贴ＣＥ标志进入市场的产品，发现不符合安全要求的，要责令从市场收回，持续违反指令有关ＣＥ标志规定的，将被限制或禁止进入欧盟市场或被迫退出市场。
欧盟电磁兼容标准的执行及过渡时间如下表所示：图１－３欧洲电磁兼容标准执行情况西方一些发达的国家如美国、加拿大、日本等国也提出实施ＥＭＣ指令的要求，并且实施这一指令的要求也正在向世界各国延伸，将成为世界各国的共同要求。
所以不通过电磁兼容性能试验的设备、产品是无法进入国际市场，它是电子设备进入国际市场的通行证。
我国也于２００３年开始实施强制性的产品认证，在认证规定之内的产品必须在指定测试机构通过相应电磁兼容和安全标准的测试并在产品上贴加“ＣＣＣ”标识，方可在市场中销售。
且近年来全球电磁兼容认证的要求也不断变化，世界各国都逐渐采用ＩＥＣ及ＣＩＳＰＲ出版制定的ＥＭＣ的标准来要求市场上的电子产品，如下表所示１２】：电磁兼容要求的扩大１９９２１９９３１９９４１９９５１９９６１９９７１９９８１９９９２０００２００１２００２２００３．２００６ＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣ∞ＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤｏＣＦＣＣＤｏＣＴＷＴｕｖＴＷＴＵｖＴＷＴＷＴＷＴＷＴＷＴＵＶＴＷＴＷＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫｏＶＤＥＶＤＥＶＤＥｆＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣ￡ＣＥＭＰＲ¨．ＭＰＲ¨。
电路板级的信号完整性问题和仿真分析摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须面对的问题。
信号完整性指的是什么？信号在电路中传输的质量。
由于电子产品向高速、微型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。
常见的问题有反弹、振铃、地弹和串扰等等。
这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，找到解决它们的一些途径。
传统的PCB设计是在样机中去测试问题，极大的降低了产品设计的效率。
使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高产品的设计效率。
这里以Altium Designer 6.0工具为例，介绍分析解决部分信号完整性问题的方法。
关键词：信号完整性 Altium Designer 6.0 仿真分析[中图分类号] O59 [文献标识码] A [文章编号] 1000-7326（2012）04-0125-0320世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。
随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。
特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。
但同时却给电子设计带来一个新的问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理越来越快的信号。
这就是我们硬件设计中遇到的最核心问题：信号完整性。
为什么我们以前在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳变的信号上升时间比较长，一般为几个纳秒。
元件间的布线不会影响电路的信号，所以都没有去考虑信号完整性问题。
但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来越小，那么电路设计中的信号完整性问题就突现出来了。
高速PCB电源完整性仿真
阮松杰;杜兵团
【期刊名称】《科技信息》
【年(卷),期】2012(000)022
【摘要】电子器件低电压和高时钟频率的发展趋势,使得电源完整性的问题越来越突出.如何在地平面和电源平面间合理的布置去耦电容,滤除地弹干扰,是解决电源完整性问题的首要问题.本文首先对电源完整性进行了简要分析,然后介绍了利用CADENCE(PI)仿真软件进行电源完整性分析,通过仿真可以大大提高开发的可靠性.【总页数】2页(P113-114)
【作者】阮松杰;杜兵团
【作者单位】公安海警学院;中国电子科技集团公司第五十四研究所
【正文语种】中文
【相关文献】
1.高速PCB中电源完整性的仿真与分析
2.高速电路PCB及其电源完整性设计
3.高速高密度PCB电源完整性分析
4.高速PCB设计中的电源完整性
5.高速PCB电路电源完整性仿真分析
因版权原因，仅展示原文概要，查看原文内容请购买。
高速PCB信号完整性的研究与仿真的开题报告一、选题背景随着现代电子技术的快速发展，高速数字电路在通信、计算机、控制系统等方面得到了广泛应用，因此高速信号的传输途径——高速PCB电路板的设计与实现迫切需要被深入研究。
在高速数字电路系统中，信号完整性对系统的可靠性、性能、抗干扰能力等方面具有极为重要的影响。
因此，本次选题旨在对高速PCB信号完整性进行研究与仿真，了解高速PCB电路板的设计与实现中的关键技术，增加对电路板设计的深入认识。
二、研究内容1. 高速PCB信号完整性简述2. 高速PCB电路板设计的关键技术3. 高速PCB电路板信号完整性仿真4. 高速PCB电路板布局与串扰抑制的设计5. 数据分析与结论三、研究意义通过本次研究，可以深入了解高速数字电路系统中信号完整性对于系统性能的影响，并掌握高速PCB电路板设计的关键技术和信号完整性仿真的方法。
同时，对高速PCB电路板布局和串扰抑制的设计也会有更加深入的认识。
四、研究方法1. 文献综述法：通过查阅相关文献，了解高速PCB电路板设计的关键技术和信号完整性仿真的方法。
2. 仿真研究法：通过使用仿真软件对高速PCB电路板信号完整性进行仿真分析，掌握高速PCB电路板布局和串扰抑制的设计方法。
3. 数据分析法：通过对仿真数据的分析，得出结论并进行总结。
五、预期目标1. 掌握高速PCB电路板设计的关键技术和信号完整性仿真的方法。
2. 理解高速PCB电路板布局和串扰抑制的设计方法。
3. 深入了解信号完整性对于高速数字电路系统的影响，对提高系统性能和抗干扰能力有所帮助。
4. 得出结论并进行总结，提出改进建议。
六、论文结构本文共分为六个部分：第一部分为引言，简述了本文的选题背景、研究内容、研究意义、研究方法和预期目标。
第二部分为文献综述，介绍了高速PCB电路板设计的关键技术和信号完整性仿真的方法。
第三部分为高速PCB电路板设计的关键技术，重点介绍了高速PCB电路板设计中需要注意的问题。
高速PCB设计中信号完整性的仿真与分析经验信号完整性是高速PCB设计中非常重要的考虑因素之一，它涉及到信号的传输特性、功率完整性和噪声抑制等方面。
为了确保良好的信号完整性，需要进行仿真和分析，下面将分享一些经验。
首先，进行信号完整性仿真和分析时，通常会使用电磁场仿真软件，如HyperLynx、ADS和Siemens Polarion等。
这些软件提供了强大的仿真工具，可以模拟高速信号在PCB板层间、连线延迟、反射噪声和交叉耦合等方面的特性。
在进行PCB布线之前，可以使用S参数仿真来预测信号传输损耗和延迟。
S参数仿真可以帮助确定适当的信号线宽和间距，以确保信号在传输过程中不会过多地损耗信号强度。
另外，还可以使用时间域仿真来观察信号的时钟偏移、波形畸变和振荡等问题。
在信号完整性分析中，功率完整性也是一个重要的考虑因素。
为了确保功率供应的稳定性，可以使用直流仿真来模拟电流分布和功率供应网络的负载情况。
同时，也需要考虑布线的阻抗匹配和电源降噪等因素，以确保信号传输过程中的稳定性和可靠性。
噪声抑制是信号完整性另一个重要的方面。
在高速PCB设计中，尤其是在高频电路中，信号可能会受到电磁干扰、串扰和反射等干扰。
为了抑制这些噪声，可以使用串扰仿真来分析信号互相之间的干扰程度，并采取相应的补救措施，如增加地线和电源平面或添加层间抑制器等。
此外，还可以通过仿真来评估不同布线方案的性能。
通过对比仿真结果，可以选择性能最佳的布线方案，以实现更好的信号完整性。
除了进行仿真分析，还应根据实际情况对设计进行优化，如合理布局和分隔模块、减少信号线长度、使用合适的信号线层间堆叠等。
总结起来，信号完整性的仿真与分析在高速PCB设计中起着至关重要的作用。
通过运用合适的仿真工具和技术，可以提前检测和解决信号完整性问题，提高PCB设计的可靠性和性能。
同时，也需要结合实际经验和优化措施，确保设计的有效性和可行性。
电源完整性仿真让电路板更完美为PCB(印刷电路板)上的芯片提供电能不再是一种简单的工作。
过去，通过细走线将IC连接到电源和地就行了，这些走线占不了多少空间。
当芯片速度升高时，就要用低阻抗电源为它们供电，如用PCB上的一个电源层。
有时候，只需要用四层电路板上的一个电源层和一个地层，就可以解决大多数电源完整性问题。
除了电源层以外，还可以为每只IC去耦，以解决设计中繁琐的电源问题。
不过，现在的PCB空间(还有成本与你的日程)都很紧张，这些问题也带来了对电源的影响。
Mentor Graphics公司的仿真与模拟系列产品高级总监Dave Kohlmeier称：“消费设备与便携设备都在为节省成本而使用更少的PCB层，但它们上面的IC却需要更多的电压等级。
”这些问题不仅影响着便携产品，工业产品也有空间约束(图1)。
一个现代蜂窝基站的电路要装在天线上的一个小盒子里，而天线通常位于建筑内的19英寸机架中。
在大批量的消费产品与汽车产品中，成本是关键因素。
在PCB上放一堆可能不需要的电容，肯定是不可接受的。
为获得成功，设计周期会缩短到以周以月计，而不是年。
现在，不可能只为了修补和优化电源层和地层而花时间去重做一遍PCB板。
为现代电子产品设计电源系统是一个令人畏惧的挑战。
DDR存储器工作在1600Mbps，并很快就会运行到四重模式的2200Mbps。
更糟糕的是，它是一种单端输出，意味着你的电源系统必须应对电源电流的突发性挑战。
器件中的数字门可能同时都在开关，电源完整性工程师将这种特性描述为同步开关噪声。
串行通信有着困难的电源需求。
802.3ba以太网标准要求的数据速率为40Gbps和100Gbps(参考文献1)。
现代数字芯片的运行电压低于1V，这意味着，即使毫伏级的噪声也会造成与数据相关的问题。
多只芯片会从统计上增加和造成电源下降或过压问题。
你的系统可能数周甚至数月都运行正常，而某个时刻所有数字电路的同时开关却造成系统的重启。
高速PCB信号完整性仿真作者：张婧来源：《科学与财富》2016年第28期摘要：高速PCB设计时代是伴随着计算机、图像处理、通信等领域对高速信号处理的需求而发展起来的。
PCB设计已经从原来简单的元器件布局、拉线发展为以电工学为基础，综合了热、电子、化工、机械等多种学科的一门专业。
本文首先对高速PCB仿真的重要意义进行了阐述；其次描述了高速PCB仿真设计基本流程，包括原理图设计阶段，PCB前仿真，PCB 布局布线，PCB后仿真，功能、性能、EMI测试这几个方面；最后介绍了Cadence仿真设计工具的PCB设计流程以及IBIS仿真模型。
关键词：高速PCB；IBIS模型；前仿真；后仿真1引言传统的PCB设计方法是先完成原理图的设计，然后进行元器件的布局和走线，最后对一定数量的原型机采用各种反复的测试来评定系统性能。
一旦修改设计就会导致时间上的延迟，成本上的耗费，而这些在需要产品快速面市的压力下是不能接受的。
而在产品设计初期发现，避免和更正设计错误，最好的方法之一就是PCB仿真。
板级仿真工具的作用是使设计师能够在电路板制造前更快地开展调试工作。
Cadence公司的SigXplor和PCB SI设计工具为我们进行高速PCB的仿真给予了有力的帮助，在设计系统方案的时候，高速PCB仿真可以帮助我们解决很多疑难杂症，使我们拥有对系统设计方案的可预见性，再配合PCB设计的后端仿真，能使我们从根本上发现高速信号的问题并且尽快处理该问题。
2高速PCB仿真设计基本流程介绍原理图设计阶段：选择元器件、建立元器件封装库、建立元器件连线网表、使电路逻辑符号与物理器件相对应。
PCB前仿真：时序仿真 TIMING、信号完整性仿真 SI、电磁兼容性仿真EMI。
PCB布局布线：确定PCB形状、尺寸、层数及层结构、划分各模板区域、放置元件、网表输入、设置PCB布线规则、PCB交互布局、PCB布线、生成PCB光绘文件、钻孔数据文件等。
PCB后仿真：电源完整性后仿真PI、信号完整性后仿真、电磁兼容性后仿真。
电源完整性与地弹噪声的高速仿真在现代电子设备的设计与开发过程中，电源完整性（Power Integrity）和地弹噪声（Ground Bounce）是两个重要的考虑因素。
电源完整性主要关注电源系统的稳定性和噪声抑制，而地弹噪声则与电流的开关瞬变有关。
在高速电路和通信领域中，这两个问题尤为常见和关键。
一、电源完整性与高速电路设计电源完整性是指在电子系统中保持电源电压稳定的能力，以保证正常工作和数据传输的准确性。
随着电子设备的集成度不断提高，功耗也相应增长，电源完整性问题日益突出。
电源的纹波和噪声容易干扰到系统的工作，引起信号完整性问题，甚至导致系统崩溃。
为了解决电源完整性问题，高速电路设计时需要考虑以下几个方面：1. 电源平面和地平面的规划：合理规划电源平面和地平面，减小电源回路的串扰和噪声传播。
通过使用分区技术，将电源和地域分成几个区域，分别引入对应的电源和地线，有效减小干扰。
2. 电源滤波与稳压：使用低ESR电容和独立电感进行电源滤波，降低电源纹波和噪声。
此外，稳压芯片也是保持电源稳定的一种常用手段。
3. 电源管理：采用合适的电源管理策略，如动态电压调整（DVM），功耗管理等，以降低功耗和噪声，并提高电源的效率和稳定性。
二、地弹噪声与高速电路设计地弹噪声是指由于电流开关瞬变引起的地线电压噪声。
高速电路中的瞬态电流变化会导致地电位的快速变化，从而产生地弹噪声。
地弹噪声不仅会干扰到信号的传输，还可能导致信号完整性和时序问题。
为了解决地弹噪声问题，高速电路设计时需要考虑以下几个方面：1. 合理布局和连接：合理规划地线和电源线的布局，减小地线的长度和回流路径，降低回流电感。
通过增加地线的宽度和引入地线突破来降低地线电压的噪声。
2. 电源平面连接：通过电源平面的连接和布局，减小电源和地线之间的串扰和电位差。
合理规划电源滤波器和电源线的位置，减小地弹噪声对系统的影响。
3. 瞬态电流控制：采用合适的功率分配策略，减小电流瞬变和功率峰值。
利用基于电磁场分析的设计软件来选择和放置去耦电容用以能够减小电源和地之间的开关噪声。
高速PCB 板的电源信号完整性和地弹仿真随着信号边沿速率变得更快，今天的高速数字PCB 板设计者们遇到了几年前从未曾想到的问题。
在信号边沿速率小于1ns 时，PCB 板的电源/地层之间的电压会在整个层之间呈现不均匀分布状态，可能会影响供给集成芯片的电压，导致出现逻辑错误。
为了保证高速器件的正确运行，你必须排除电压的变化，保持正确的低阻供电路径。
为了达到这个目标，你必须放置去耦电容来减小高速信号在电源和地层之间产生的噪声。
因此，你必须知道需要使用的电容个数、电容大小和放置的位置。
因为你可能要根据电路板的实际情况加入大量的电容器，因此，这些细节可能成为决定板子设计成功与否的重要因素。
试凑是很耗时和代价昂贵的，经常导致过度设计，这会增加不必要的制造成本。
利用软件工具来分析和优化电路板设计和进行板的实时仿真，会提供一种更实用的方式来进行对多种可能使用电压板配置进行选择。
这篇文章利用Ansoft 的SIwave 软件阐述了用于光纤-光/宽带-无线网络的xDSM （密集-副载波-多路复用）板的这一过程，SIwave 软件是一种全波的，基于有限元法的仿真工具，它由一些设计工具中引入板图设计，如Cadence 的Allegro ，Mentor Graphics Board Station ，Synopsys Encore 和Zuken CR-5000 Board Designer 。
图1表示了在SIwave 中的电路板设计。
因为PCB 板的结构是平面的，SIwave 能够有效的进行深入分析。
输出参数包括了板的谐振、阻抗、所选网络的S 参数和spice 的模型。
图1xDSM 板的整个尺寸，也就是电源和地层的尺寸是2.711×in.（cm 3.1828×）。
电源和地层都采用了1.4mil 厚的铜层，它们之间被23.98mil 厚的介质衬底分开。
电源完整性与地弹噪声的高速PCB仿真随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所碰到的咨询题在几年前瞧来是不可想象的。
关于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而碍事到IC芯片的供电，导致芯片的逻辑错误。
为了保证高速器件的正确动作，设计者应该消除这种电压的动摇，维持低阻抗的电源分配路径。
为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声落至最低。
你必须明白要用多少个电容，每一个电容的容值应该是多大，同时它们放在电路板上什么位置最为适宜。
一方面你可能需要许多电容，而另一方面电路板上的空间是有限而贵重的，这些细节上的考虑可能决定设计的成败。
反复试验的设计方法既耗时又贵重，结果往往导致过约束的设计从而增加不必要的制造本钞票。
使用软件工具来仿真、优化电路板设计和电路板资源的使用情况，关于要反复测试各种电路板配置方案的设计来讲是一种更为实际的方法。
本文以一个xDSM(密集副载波多路复用)电路板的设计为例讲明此过程，该设计用于光纤/宽带无线网络。
软件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技术，能够直截了当从layout工具CadenceAllegro,MentorGraphicsBoardStation,SynopsysEncore和ZukenCR-5000BoardDesigner导进电路板设计。
图1是SIwave中该设计的PCB幅员。
由于PCB的结构是平面的，SIwave能够有效的进行全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的S参数和电路的等效Spice模型。
图1,SIwave中xDSM电路板的PCB幅员，左边是两个高速总线，右边是三个Xilinx的FPGA。
xDSM电路板的尺寸，也确实是根基电源层和地层的尺寸是11×7.2英寸(28×18.3厘米)。
电源层和地层根基上厚的铜箔，中间被厚的衬底隔开。
１引言现在的高速数字系统的时钟频率可能高达数百兆赫兹，其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整性问题。
破坏信号完整性将直接导致信号失真、定时错误，以及产生不正确的数据、地址和控制信号，从而造成系统误工作甚至导致系统崩溃，因此印刷电路板布线前的仿真显得非常重要。
２信号完整性信号完整性（ＳｉｇｎａｌＩｎｔｅｇｒｉｔｙ，简称ＳＩ）是指信号线上的信号质量。
差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。
主要的信号完整性问题包括反射、振铃、地弹、串扰等。
源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。
如果负载阻抗小于源端阻抗，反射电压为负；反之，如果负载阻抗大于源端阻抗，反射电压为正。
布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。
信号的振铃和环绕振荡由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。
信号完整性问题通常发生在周期信号中，如时钟等。
振铃和环绕振荡同反射一样也是由多种因素引起的，振铃可以通过适当的端接予以减小，但是不可能完全消除。
在电路中有大的电流涌动时会引起地弹。
振铃和地弹都属于信号完整性问题中单信号线的现象，串扰则是由同一ＰＣＢ板上的两条信号线与地平面引起的，故也称为二线系统。
串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。
容性耦合引发耦合电流，而感性耦合引发耦合电压。
ＰＣＢ板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
表１列出了高高速电路中的信号完整性及仿真张磊，唐继勇，杨峰（电子科技大学自动化工程学院，四川成都６１００５４）摘要：在高速印刷电路板设计过程中，高速电路设计的仿真显示出越来越重要的地位。
利用仿真分析的方法，可以在ＰＣＢ制作之前尽可能发现并解决隐藏的信号完整性和电磁兼容性问题，最大限度地减小产品设计失败概率，提高电路系统工作可靠性。
电源完整性与地弹噪声的高速PCB仿真随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。
对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。
为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。
为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。
你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。
一方面你可能需要很多电容，而另一方面电路板上的空间是有限而宝贵的，这些细节上的考虑可能决定设计的成败。
反复试验的设计方法既耗时又昂贵，结果往往导致过约束的设计从而增加不必要的制造成本。
使用软件工具来仿真、优化电路板设计和电路板资源的使用情况，对于要反复测试各种电路板配置方案的设计来说是一种更为实际的方法。
本文以一个xDSM(密集副载波多路复用)电路板的设计为例说明此过程，该设计用于光纤/宽带无线网络。
软件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技术，可以直接从layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和Zuken CR-5000 Board Designer导入电路板设计。
图1是SIwave 中该设计的PCB版图。
由于PCB的结构是平面的，SIwave可以有效的进行全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的S 参数和电路的等效Spice模型。
图1, SIwave中xDSM电路板的PCB版图，左边是两个高速总线，右边是三个Xilinx的FPGA。
xDSM电路板的尺寸，也就是电源层和地层的尺寸是11×7.2 英寸(28×18.3 厘米)。
电源层和地层都是1.4mil厚的铜箔，中间被23.98mil 厚的衬底隔开。
为了理解对电路板的设计，首先考虑xDSM电路板的裸板(未安装器件)特性。
根据电路板上高速信号的上升时间，你需要了解电路板在频域直到2GHz范围内的特性。
图2所示为一个正弦信号激励电路板谐振于0.54GHz时的电压分布情况。
同样，电路板也会谐振于0.81GHz和0.97GHz以及更高的频率。
为了更好地理解，你也可以在这些频率的谐振模式下仿真电源层与地层间电压的分布情况。
图2所示在0.54GHz的谐振模式下，电路板的中心处电源层和地层的电压差变化为零。
对于一些更高频率的谐振模式，情况也是如此。
但并非在所有的谐振模式下都是如此，例如在1.07GHz、1.64GHz和1.96 GHz的高阶谐振模式下，电路板中心处的电压差变化是不为零的。
图2, 正弦信号激励电路板谐振于0.54GHz时的电压分布情况。
找到零压差变化点有助于我们将需要在短时间内产生大量电流变化的器件放置于此。
例如，如果要将一块Xinlix的FPGA芯片放在电路板上，该芯片会在0.2纳秒内产生2A的输入电流变化。
如此短时间内的大电流变化将带来电路板的电源完整性问题，会使电路板产生各种模式的谐振，导致电源层和地层电压的不均匀。
然而，电路板中心处在某些谐振模式下具有零压差变化的特性，因此将FPGA芯片放置于此可以避免电路板产生这些低频的谐振模式。
FPGA芯片不能激发这些低频谐振模式，是由于从电路板的中心处将无法耦合至这些谐振模式。
图3中的紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振。
事实上，峰值出现在高阶的谐振频率1.07GHz、1.64GHz和1.96GHz上，而不是低阶的谐振频率0.54GHz、0.81GHz和0.97GHz上，这正如我们所料。
图3, 紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振;绿色曲线表示当将芯片放置偏移中心位置时的响应。
尽管器件的布局与放置的位置有助于减小电源完整性的问题，但它们并不能解决所有的问题。
首先，你不能将所有的关键器件放在电路板的中心。
通常情况下，器件放置的灵活性是有限的。
其次，在任何给定的位置总有一些谐振模式会被激发。
例如，图3中绿色曲线表示当你将芯片放置在沿某一坐标轴偏移中心位置时，0.54GHz的谐振模式将被激发。
成功的设计电路板的PDS(电源分配系统)的关键在于在合适的位置增加退耦电容，以保证电源的完整性和在足够宽的频率范围内保证地弹噪声足够小。
退耦电容设想FPGA在0.2纳秒的上升沿吸入2A的电流，此时电源电压会暂时降低(压降)，而地平面电压会暂时被拉高(地弹)。
其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容(图4a)。
由于电流的瞬变值为2A，电压的瞬变值由V=Z×I决定，Z是从芯片端视出的阻抗，因此，为了避免电压的尖峰波动，在从直流到信号带宽的频率范围内，Z值必须低于某一门限值。
(图4b)图4，其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容;为了避免电压的尖峰波动，在从直流到信号带宽的频率范围内，Z值必须低于某一门限值。
图中虚线部分即为PDS阻抗应该满足的目标区域。
在该设计中，为了保持电源完整性，电源—地的电压波动必须保持在标准值3.3V的5%以内。
因此噪声不能大于0.05×3.3V=165 mV。
可以据此按照欧姆定律计算出PDS的最大阻抗165mV/2A=82.5mΩ，图4中虚线部分即为PDS阻抗应该满足的目标区域。
对于最低频率，通常是1kHz或者更低的频率——电源满足阻抗特性的要求，电源和地层的结构通常不会破坏阻抗特性，因为它们呈现低电阻与电感特性。
而当频率高于1kHz时，电流通路的互感大到足以使电压超过限定值，根据：对于更高的频率，退耦电容作为电源层与地层之间的低阻抗连接是必要的。
需要满足PDS阻抗要求的信号带宽可由下式估计：在该设计中，其带宽为1.75GHz。
为了达到这么宽的带宽，通常需要在MHz信号区域放置很多高频瓷片电容，在kHz信号区域放置体积较大的电解电容。
这些电容矩阵与其它器件共同占用宝贵的电路板空间。
在反复试验的设计方法中，物理原型是不可缺少的，而虚拟原型技术使设计者可以在不需要物理原型的基础上解决这个问题。
为PCB板设计PDS，例如此例中的xDSM板，使用SIwave可以在IC芯片处放置一个端口，计算电路板在适当带宽内的输入阻抗。
图5中红色曲线显示的是电路板上无电容时的阻抗。
阻抗轴与频率轴都取对数坐标。
仿真显示了电路板本身电容的影响而忽略了经过电源的低感应电流回路。
从图中可以看出，阻抗随着频率的减少而增加，但由于经过电源的回路也有低阻抗，因此这种关系并不是严格的。
图5，红色曲线显示的是电路板上无电容时的阻抗;深蓝色曲线是经过重新设计后的阻抗特性;浅蓝色曲线是又增加10nF电容矩阵后的阻抗曲线;绿色曲线表示再次增加1nF电容矩阵后的结果。
根据Z=1/(j·C)，红色曲线中的直线部分表明电路板本身的电容为74nF。
为了使阻抗在1MHz处低于目标阻抗82.5mΩ，电容值至少应为2μF——几乎是电路板本身电容的30倍。
为此首先需要增加22个0.1μF 的电容矩阵。
图中深蓝色曲线是经过重新设计后的阻抗特性。
在大多数的频率范围内，设计满足了阻抗特性的要求。
但在带宽的高端，电容的ESL(等效串联电感)、ESR(等效串联电阻)以及由电容间距带来的附加电感使阻抗曲线没有达到阻抗特性要求。
由于更小的电容具有更小的ESL和ESR值，因此增加旁路有助于提高其高频特性。
图5中的浅蓝色曲线是又增加10nF电容矩阵后的阻抗曲线。
绿色曲线表示再次增加1nF电容矩阵后的结果。
每一级别电容矩阵的增加都提高了阻抗特性，但结果仍然刚刚满足阻抗特性的要求。
在设计的这个阶段，设计者可以增加电磁仿真与电路仿真一起来完成设计。
这种方法使设计者可以精确地为低端的阻抗建模，包括电源的负载效应。
它也可以直接仿真电源管脚上的噪声从而直接验证电源层噪声，避免对电源层阻抗的过多分析导致的不必要的设计开销。
首先应在选定的位置添加输入和输出端口。
上文已经在一个IC芯片处添加了端口，接着应该在电源输入端添加一个端口，同时在其它两块芯片的安装位置添加两个端口。
然后在SIwave中你可以进行宽频扫描，在整个带宽内获得4×4的S参数散射矩阵。
接下来可以使用Full-Wave Spice产生与Spice兼容的电路文件以便在电路仿真环境中进一步分析。
在产生的电路文件中，PCB板在电路的中心位置。
电路文件还包括FPGA的模型——伴有一个电流探针和一个差分电压探针的电流源。
Full-wave Spice创建的Spice电路还包括上文提到的三个电容矩阵。
如果在IC处再增加第四个电容矩阵将进一步减小高端阻抗。
电路还包括一个直流电源，电源伴有少量容值从1nF到100μF的退耦电容。
另外还包括其它两个IC芯片的模型，周围伴有少量100nF的电容矩阵。
图6，蓝色和绿色曲线分别表示在没有添加和添加最后一组电容矩阵后IC芯片的电源完整性曲线;红色曲线代表芯片输入电流的突变。
图6显示了FPGA的电源电压的噪声仿真结果。
红色曲线代表芯片输入电流的突变——在0.2纳秒内电流由0A变化到2A。
蓝色曲线表示没有添加最后一组电容矩阵时IC芯片的电压曲线。
与3.3V相比，电压的波动已经很小了，但还是超过了5%的规范要求。
绿色曲线表示添加了第四组电容矩阵后电压的波动曲线，最终的设计满足了电源噪声小于165mV的规范要求。
可以用同样的方法分析电路板上其它的芯片，保证他们不受电源压降和地弹的影响。
在本例中另外两芯片分别吸收100mA 和50mA电流，相对来说，它们对噪声的贡献是很小的。
高速电路的PCB板级设计是十分具有挑战性的。
为了保证电路的正确工作，需要精心设计电路的PDS，包括在电路板上添加数以百计的退耦电容，并且根据需要选择合适的电容值及其位置。
采用对虚拟原型进行仿真的方法替代反复试验的设计方法来优化电路板的电源完整性设计，可以有效缩短设计周期并且节约设计成本。
