第4章-S3C44B0X硬件结构与功能1概要(1)PPT课件

多个中断请求发生时，由硬件优先级逻辑确定应该有哪个 中断得到服务，同时硬件逻辑使中断向量表的跳转指令加 载到（0X18或0X1C）位置，在该位置执行跳转指令使程 序跳到相应的中断服务线程，因此相对于传统的ARM的软 件方法能够大大减少中断进入延时。
2、 中断控制器功能及应用描述
（2）S3C44B0X的中断源
// 1) setting value
// 2) setting control register
// 3) configure pull-up resistor.
// PORT A GROUP
// 9 8
7
6
5
4
3
2
1
0
// A24 A23 A22 A21 A20 A19 A18 A17 A16 A0
1、 中断控制器概述
对通用计算机而言，中断控制包括：中断请求管 理、中断使能/禁能、中断优先级分配、中断优 先级判定、中断屏蔽/解除屏蔽、中断响应、现 场保护和恢复等等。
中断控制由CPU内部的中断处理逻辑和寄存器， 以及外部的中断控制器接口芯片完成。
从功能角度看，嵌入式处理器与通用处理器的中 断控制器拥有基本相同的功能，只是实现细节不 同。
mGA mGB mGB
辅单元 ID
sGA
中断向量地址 0x0000 0020
sGB
0x0000 0024
sGC
0x0000 0028
sGD
0x0000 002C
sGKA 0x0000 0030
sGKB sGA sGB
0x0000 0034 0x0000 0040 0x0000 0044
序号
中断源
9 INT_BDMA0

✓ CPU：
状态寄存器CPSR（P67页） I（IRQ）标志、F（FIQ）标志 （0：允许、1：禁止）
✓ 中断管理器： 中断控制寄存器INTCON──4位（P342页） 保留位、V（向量）、I、F
（0：允许、1：禁止）
6.6 S3C44B0X的中断应用（3）
✓ 端口管理
☆ 中断模式寄存器INTMOD（P343页）
• 中断控制器的任务是在片内外围和外部中断源组成的多重中断发生 时，经过优先级判断选择其中一个中断通过FIQ或IRQ向ARM7TDMI 内核发出FIQ或IRQ中断请求。
• 实际上最初ARM7TDMI内核只有FIQ（快速中断请求）和IRQ（通用 中断请求）两种中断，其它中断都是各个芯片厂家在设计芯片时定 义的，这些中断根据中断的优先级高低来进行处理。例如，如果你 定义所有的中断源为IRQ中断（通过中断模式设置），当同时有10 个中断发出请求时，可以通过读中断优先级寄存器来确定哪一个中 断将被优先执行。一般的中断模式在进入所需的服务程序前需要很 长的中断反应时间，为了解决这个问题，S3C44B0X提供了一种新 的中断模式叫做矢量中断模式，它具有CISC结构微控制器的特征， 能够减少中断反应时间。换句话说S3C44B0X的中断控制器硬件本 身直接提供了对矢量中断服务的支持。
☆ 中断挂起清零寄存器I_ISPC（P347页）程控！！
26位：清除对应中断挂起位 0—不变，1—清除（含未响应））
6.6 S3C44B0X的中断应用（5）
✓ 端口管理 ☆ 外部中断控制寄存器EXTINT（P315页）
32位：XXXX格式（4位对应一个端口）
触发方式：低（高）电平、上升（下降）沿 ☆ 外部中断挂起寄存器EXTINTPND （P315页）
• 6.4.1 S3C444B0X DMA概述 • 6.4.2 S3C444B0X ZDMA/BDMA操作

PPT文档演模板
2006-11
S3C44B0X时钟电源管理器功能及应 用开发
S3C44B0X时钟电源管理器概述
l 时钟发生器 产生CPU和外设所需要的时钟信号 输入
晶体(6-20MHz) 外部时钟(1-66MHz)
输出
➢ PLL输出 ➢ 直接输出外部时钟
PPT文档演模板
2006-11
S3C44B0X时钟电源管理器功能及应 用开发
S3C44B0X时钟电源管理器功能及应 用开发
相关管脚
信号
类型
描述
OM[3:2] 输入
决定时钟产生方式
EXTCLK 输入
外时钟源,不用时接高
XTAL0 模拟输入 晶体输入,不用时接高
EXTAL0 模拟输出 晶体输出,不用时浮空
PLLCAP 模拟输入 接PLL的滤波电容
CLKout 输出
时钟输出
PPT文档演模板
其频率值是单一的，最多只能在很小的频段内进行微 调
l PLL优缺点
优点：结构简单，输出频率纯度高，易于得到大量的 离散频率
缺点：瞬时频率稳定度较差，频率转换时间较长
PPT文档演模板
2006-11
S3C44B0X时钟电源管理器功能及应 用开发
PLL原理图
•相位差 检测器
(PFD)
•回环滤波 器 (LF )
•压控振荡 器 (VCO)
PPT文档演模板
2006-11
S3C44B0X时钟电源管理器功能及应 用开发
PLL原理
l 鉴相器 检测输入信号和输出信号的相位差，并将检测出 的相位差信号转换成电压信号输出
l 回环滤波器 是一个低通滤波器,为了避免VCO过载,将鉴相器 输出的高频部分和噪声滤掉,输出一个电压来控制 VCO改变频率

第第6章嵌入式最小系统设计第一节系统设计概述第二节s3c44b0x概述第三节系统硬件基本单元电路设计第四节s3c44b0x启动程序设计第一节系统设计概述图61为嵌入式最小系统原理框图如图中所示一个嵌入式控制器自己是不能独立工作的必须给它提供电源加上时钟信号复位信号如果芯片没有片内程序存储器则还要加上存储器系统然后嵌入式控制器才可能工作
81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96
VD1/GPD1 97
VD0/GPD0 98
RXD0/GPE2 99
TXD0/GPE1 100
DATA31/nCTS0/GPC15 101
DATA30/nCTS0/GPC14 102
DATA29/RxD1/GPC13 103 DATA28/TxD1/GPC12 104
7个起始地址固定及大小可编程的地址空间。
1个起始地址及大小可变的地址空间。
所有存储器空间的访问周期都可通过编程配置。
提供外部扩展总线的等待周期。
在低功耗模式下支持DRAM/SDARM自动刷新。
支 持 地 址 对 称 或 非 地第址18页对/共称102的页 D R A M 。
3. cache和片内SRAM 4路相连统一的8KB指令/数据cache。 未作为cache使用的0/4/8KB cache存储空间可作为片内SRAM使用。 cache伪LRU（最近最少使用）的替换算法。 通过在主内存和缓冲区内容之间保持一致的方式写内存。 具有4级深度的写缓冲。 当缓冲区出错时，请求数据填充。
• SDRAM存储器作为系统运行时的主要区域，系
第3页/共102页
• JTAG接口可对芯片内部的所有部件进行访问，通 过该接口可对系统进行调试、编程等。