当前位置：文档之家 › EDA大作业实验报告

EDA大作业实验报告

  • 格式：docx
  • 大小：739.16 KB
  • 文档页数：8

一、选题目的大二学过数电之后大三接触EDA数电逻辑设计，老师上课主讲EDA中的VHDL 语言设计部分，上课听讲感觉认真编写程序，借助程序调试，功能/时序的波形仿真，结果应该不会有太偏的问题，个人感觉关键是在FPGA板上下载运行最好是现象明显直观，涉及的运算单元少的实验，所以我选择做流水灯，感觉老师布置的流水灯的题目要求太多了，我就算自定义一个流水灯吧，希望徐老师不要怪我能力有限。

二、设计目标设计能让一排灯（8只）自动改变显示花样的控制系统。

可将实验板上的一排发光二极管作为彩灯用。

八个彩灯的变化方式有8种，分别实现1：从右向左灭灯2：从左向右灭灯3：从右向左亮灯4：从左向右亮灯5：从两侧向中间灭灯（两侧各一个）6：从两侧向中间灭灯（两侧各两个）7：从右侧向左侧亮灯（一侧两个）8：交叉闪烁按照实际生活中常见的流水灯变化，设计的这8种花形变化实现自动循环变化。

三、实现方案（包括原理框图和VHDL设计流程图）四、设计过程（包括关键模块的仿真结果）VHDLlibrary IEEE;use IEEE.STD_LOGIC_1164.all;useIEEE.STD_LOGIC_unsigned.all;entity led1 isport(sysclk: in std_logic;dout: out std_logic_vector(7downto 0) );end led1;architecturejgt of led1 issignalcnt : std_logic_vector ( 7 downto 0);--variable count:integer RANGE 0 TO 7;signal count : std_logic_vector(5 DOWNTO 0);beginprocess(sysclk)beginif ( sysclk'event and sysclk = '1') thencnt<= cnt + 1;if (cnt = "11110111") thencnt<= "00000000" ;count<=count+1;end if ;end if;end process;process (count)begincase count iswhen "000000" =>dout<= "11111110";when "000001" =>dout<= "11111101";when "000010" =>dout<= "11111011";when "000011" =>dout<= "11110111";when "000100" =>dout<= "11101111";when "000101" =>dout<= "11011111";when "000110" =>dout<= "10111111";when "000111" =>dout<= "01111111";when "001000" =>dout<= "10111111";when "001001" =>dout<= "11011111";when "001010" =>dout<= "11101111";when "001011" =>dout<= "11110111";when "001100" =>dout<= "11111011";when "001110" =>dout<= "11111110";when "001111" =>dout<= "00000001";when "010000" =>dout<= "00000010";when "010001" =>dout<= "00000100";when "010010" =>dout<= "00001000";when "010011" =>dout<= "00010000";when "010100" =>dout<= "00100000";when "010101" =>dout<= "01000000";when "010110" =>dout<= "10000000";when "010111" =>dout<= "01000000";when "011000" =>dout<= "00100000";when "011001" =>dout<= "00010000";when "011010" =>dout<= "00001000";when "011011" =>dout<= "00000100";when "011100" =>dout<= "00000010";when "011101" =>dout<= "00000001";when "011110" =>dout<= "01111110";when "011111" =>dout<= "10111101";when "100000" =>dout<= "11011011";when "100001" =>dout<= "11100111";when "100010" =>dout<= "11011011";when "100011" =>dout<= "10111101";when "100100" =>dout<= "01111110";when "100101" =>dout<= "00111100";when "100110" =>dout<= "10011001";when "100111" =>dout<= "11000011";when "101000" =>dout<= "10011001";when "101001" =>dout<= "00111100";when "101010" =>dout<= "00000011";when "101011" =>dout<= "00000110";when "101100" =>dout<= "00001100";when "101101" =>dout<= "00011000";when "101110" =>dout<= "00110000";when "101111" =>dout<= "01100000"; when "110000" =>dout<= "11000000"; when "110001" =>dout<= "10101010"; when "110010" =>dout<= "01010101"; when "110011" =>dout<= "10101010"; when "110100" =>dout<= "01010101"; when "110101" =>dout<= "10101010"; when "110110" =>dout<= "01010101"; when "110111" =>dout<= "10101010"; when "111000" =>dout<= "01010101";when "111010" =>dout<= "01010101";when "111011" =>dout<= "10101010";when "111100" =>dout<= "01010101";when "111101" =>dout<= "10101010";when "111110" =>dout<= "01010101";when "111111" =>dout<= "10101010";when others=>null;end case;end process;endjgt;五、遇到问题及解决方法六、实现结果七、编程调试八、对该课程的实施意见及建议我们大三学期开始学习VHDL语言，通过本次设计明白了VHDL语言的实用性，同时对QuartusII有了进一步的了解。

合集下载

eda实验报告实验总结心得

eda实验报告实验总结心得

eda实验报告实验总结心得1.引言1.1 概述本实验报告旨在总结分析EDA实验的过程和结果，并分享实验中的心得体会。

通过本次实验，我学习了EDA（Exploratory Data Analysis）的基本概念和方法，了解到其在数据分析和数据挖掘领域的重要性。

EDA是一种数据分析技术，通过对数据集进行探索性分析，揭示出数据之间的关系、趋势和规律，为后续的数据处理和模型建立提供有效的指导。

通过可视化和统计方法，EDA可以帮助我们深入理解数据集的特征，并发现其中的异常值、缺失值、重复值等问题，为数据清洗和预处理提供依据。

在本次实验中，我们使用了Python编程语言以及相关的数据分析库（如Pandas、Matplotlib等）来进行EDA实验。

实验过程包括了数据集的加载、数据的基本统计信息分析、数据可视化等环节。

通过对数据集进行统计描述和可视化展示，可以更直观地了解数据的分布情况、关联关系以及异常值的存在情况。

本次实验的目的是通过实际操作来掌握EDA技术的应用方法，并能够运用其提供的工具和技巧来解决实际问题。

通过对数据的探索和分析，我们可以更好地理解数据集本身的特点和规律，为后续的数据处理和建模工作打下基础。

总之，本篇实验报告将分享我在进行EDA实验过程中的所见所闻、所思所感，希望能够对读者对于EDA技术的理解和应用有所启发，并为数据分析和挖掘领域的学习提供一些借鉴思路。

1.2 文章结构本篇实验报告共分为引言、正文和结论三个部分。

引言部分主要对本次实验进行概述，说明文章的目的和意义。

在概述中，将简要介绍本次实验的背景以及实验所涉及的主要内容。

接下来，将介绍文章的结构，明确各个章节的内容，使读者可以更好地理解整篇文章的组织结构。

正文部分是本次实验报告的核心部分。

首先，将详细讲述实验的背景，包括实验的目的、相关理论知识和实验的重要性。

其次，将详细描述实验的具体过程，包括实验所使用的材料与方法、实验的步骤和操作，以及实验中的关键数据和实验结果。

EDA实验报告

EDA实验报告

EDA实验报告班级：姓名：目录实验一：七段数码显示译码器设计 (1)摘要 (1)实验原理 (1)实验方案及仿真 (1)引脚下载 (2)实验结果与分析 (3)附录 (3)实验二：序列检测器设计 (6)摘要 (6)实验原理 (6)实现方案及仿真 (6)引脚下载 (7)实验结果与分析 (8)实验三：数控分频器的设计 (11)摘要 (11)实验原理 (11)方案的实现与仿真 (11)引脚下载 (12)实验结果及总结 (12)附录 (12)实验四：正弦信号发生器 (14)摘要 (14)实验原理 (14)实现方案与仿真 (14)嵌入式逻辑分析及管脚下载 (16)实验结果与分析 (17)附录 (18)实验一：七段数码显示译码器设计摘要：七段译码器是一种简单的组合电路，利用QuartusII的VHDL语言十分方便的设计出七段数码显示译码器。

将其生成原理图，再与四位二进制计数器组合而成的一个用数码管显示的十六位计数器。

整个设计过程完整的学习了QuartusII的整个设计流程。

实验原理：七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。

本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。

例如当LED7S 输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。

接有高电平段发亮，于是数码管显示“5”。

实验方案及仿真：I、七段数码显示管的设计实现利用VHDL描述语言进行FPGA上的编译实现七段数码显示译码器的设计。

运行QuartusII在G:\QuartusII\LED7S\下新建一个工程文件。

新建一个vhdl语言编译文件，编写七段数码显示管的程序见附录1-1。

EDA-实验报告

EDA-实验报告

实验一五人表决器设计一、实验目的1 加深对电路理论概念的理解3 加深计算机辅助分析及设计的概念4 了解及初步掌握对电路进行计算机辅助分析的过程二、实验要求制作一个五人表决器，共五个输入信号，一个输出信号。

若输入信号高电平数目多于低电平数目，则输出为高，否则为低。

三、实验原理根据设计要求可知，输入信号共有2^5=32种可能，然而输出为高则有15种可能。

对于本设计，只需一个模块就能完成任务，并采用列写真值表是最简单易懂的方法。

四、计算机辅助设计设A,B,C,D,E引脚为输入引脚，F为输出引脚。

则原理图如1所示图1.1 五人表决器原理图实验程序清单如下：MODULE VOTEA,B,C,D,E PIN;F PIN ISTYPE 'COM';TRUTH_TABLE([A,B,C,D,E]->[F])[0,0,1,1,1]->[1];[0,1,1,1,0]->[1];[0,1,0,1,1]->[1];[0,1,1,0,1]->[1];[1,0,1,1,1]->[1];[1,1,0,1,1]->[1];[1,1,1,0,1]->[1];[1,1,1,1,0]->[1];[1,1,1,0,0]->[1];[1,1,0,1,0]->[1];[1,1,1,1,1]->[1];[1,1,0,0,1]->[1];[1,0,0,1,1]->[1];[1,0,1,0,1]->[1];[1,0,1,1,0]->[1];END五、实验测试与仿真根据题目要求，可设输入分别为：0，0，0，0，0；1，1，1，1，1；1，0，1，0，0；0，1，0，1，1。

其测试程序如下所示：MODULE fivevoteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[0,0,0,0,0]->[X];[1,1,1,1,1]->[X];[1,0,1,0,0]->[X];[0,1,0,1,1]->[X];END测试仿真结果如图1.2所示：图1.2 五人表决器设计仿真图可知，设计基本符合题目要求。

EDA实验报告(全)

EDA实验报告(全)

目录实验一全加器的设计 (1)一实验目的 (1)二实验要求 (1)三实验步骤： (1)四实验结果： (2)五实验注意： (2)六实验心得： (2)实验二模可变计数器的设计 (3)一实验要求 (3)二实验步骤 (3)三、实验心得： (6)实验三序列信号发生器与检测器设计 (7)一、实验目的 (7)二、设计要求 (7)三、主要仪器设备 (7)四、实验原理 (7)五、实验步骤 (8)六、实验心得 (13)实验四交通灯控制器设计 (14)一、实验目的 (14)二、设计要求 (14)三、主要仪器设备 (14)四、实验思路 (14)五、实验步骤 (15)六、实验现象及验证 (22)七、实验心得 (23)实验五多功能数字钟设计 (24)一、实验目的 (24)二、设计要求 (24)三、主要仪器设备 (24)四、实验思路 (24)五、实验步骤 (25)六、实验现象及验证 (31)七、实验心得 (31)实验六出租车计价器设计 (32)一、实验目的 (32)二、实验任务及要求 (32)三、主要仪器设备 (32)四、实验思路 (32)五、实验步骤 (33)六、实验现象及验证 (39)七、实验心得 (39)南昌大学实验报告学生姓名：xx 学号：61004100xx 专业班级：通信101实验类型：□验证□综合□设计□创新实验日期：2012-9-17 实验成绩：实验一全加器的设计一实验目的以一位二进制全加器为例熟悉利用QuartusII的原理图输入方法和文本输入法设计简单组合电路；学习多层次工程的设计方法。

二实验要求⑴用文本方法实现半加器，再采用层次设计法用原理图输入完成全加器的设计；⑵给出此项设计的仿真波形；⑶用发光LED指示显示结果。

三实验步骤：1.（1）建立工作库文件夹，建立半加器工程h_adder，输入半加器VHDL代码并存盘。

library ieee;use ieee.std_logic_1164.all;entity h_adder isport ( a, b :in std_logic;co,so :out std_logic);end entity h_adder;architecture fh1 of h_adder isbeginso<=not(a xor (not b));co<=a and b;end architecture fh1;编译后转换得到半加器的元件符号h_adder（2）在同一工作库文件夹下，建立全加器工程fa，采用层次设计法调用元件半加器h_adder和或门or2完成全加器的原理图文件。