常州工学院学报
Ｊｏｕｒｎａｌ ｏｆ Ｃｈａｎｇｚｈｏｕ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ Ｖｏ１．１５．ＮＯ．２
Ｊｕｎ．２００２
硬件描述语言（ＶＨＤＬ）与数据加密的实现
庄燕滨 杨晓云
（常州工学院计算机系，江苏常州２１３００２）
摘要：介绍了硬件加密的优越性，并提出采用ＶＨＤＬ语言来设计一种单钥密码系统的方法，其
硬件实现容易，处理速度快，实时性好，密钥管理方便，而且体积小。
关键词：硬件描述语言；数据加密；伪随机序列 中图分类号：ＴＰ３０９．２ 文献标识码：Ａ 文章编号：１６７１—０４３６（２００２）０２—００６７—０５
０ 引言
随着网络的开放性、共享性、互连程度的扩大，使得数据信息的安全与保密问题显得越来越重要，数据加密
技术亦得到很大发展。采用数据加密的方法可以隐蔽和保护机要信息，使未授权者不能提取信息。被加密的 数据信息称为明文，加密可将明文变换成一种隐蔽形式的密文，只有合法接收者才可以将密文恢复成明文。
目前具体的数据加密实现方法有二种：软件加密和硬件加密。软件加密的优点是已有标准的安全ＡＰＩ
（即信息安全应用程序模块）产品，加密实现方便，兼容性好。其缺点是密钥管理复杂，加密速度慢等。在移 动通信，蓝牙技术（Ｂｌｕｅ ｔｏｏｔｈ ｔｅｃｈｎｉｑｕｅ），固体卡（Ｓｏｌｉｄ Ｃａｒｄ）等的加密系统中，要求体积越小越好。这种场
合硬件加密就有较大的优越性，而且硬件加密的密钥管理比较方便，加密速度快。随着专用集成电路ＡＳＩＣ （Ａｐｐｌｉｃａｔｉｏｎ—Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）和可编程逻辑器件ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）的高速化、高集
成化的程度不断提高，开发工具功能的完善，尤其是采用硬件描述语言ＶＨＤＬ（ＶＨＳＩＣ Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）设计数字电路系统，使这种硬件加密系统的实现比较容易。本文具体介绍一种适用于固体卡（ＳＣ
VHDL与Verilog语言
VHDL（VHSIC hardware description language）和Verilog是用于电子系统设计的硬件描述语言（HDL）。这两种语言被广泛应用于数字逻辑设计和仿真，以及硬件描述、验证和综合。
1. VHDL（VHSIC hardware description language）
VHDL是一种结构化的硬件描述语言，最初由美国国防部高速集成电路计划办公室（VHSIC，Very High Speed Integrated Circuits）开发。VHDL以其强大的功能和灵活性而闻名，并被广泛用于数字系统的设计和验证。
VHDL的编写包括实体（Entity）和体（Architecture）两个主要部分。实体部分描述了数字系统的输入输出接口、信号和组件的声明，而体部分描述了实体的内部结构、信号处理和逻辑功能。
VHDL具有丰富的数据类型、运算符和控制结构，可以方便地描述数字电路的行为和结构。它还提供了强大的仿真和验证功能，使设计人员能够在开发和测试阶段快速迭代和调试设计。
2. Verilog
Verilog是一种硬件描述语言，最初由Gateway Design Automation公司（现在是Cadence Design Systems的一部分）开发。Verilog以其简洁的语法和易学易用的特性而受到广泛欢迎，并成为工业界标准。 Verilog的设计由模块（Module）组成，每个模块描述了一个黑盒子，包含输入和输出端口以及内部的逻辑功能。模块可以进行层次化组合，从而实现较复杂的系统级设计。
Verilog的语法类似于C语言，具有类似的数据类型、运算符和控制结构。它还提供了时序建模的能力，使设计人员能够描述数字电路的时序行为。
3. VHDL与Verilog的比较
VHDL和Verilog在语法和功能上有一些区别，但它们都可以用于数字电路的设计和仿真。以下是它们之间的一些比较：
未知驱动探索，专注成就专业
1
VHDL语言
简介
VHDL（VHSIC Hardware Description Language）即可高速集成电路硬件描述语言，是一种用于描述数字系统和电路的硬件描述语言。它在1981年由美国国防部的高速集成电路联合委员会（VHSIC）开发，用于设计大规模集成电路。
VHDL是一种面向对象的语言，可以用于描述各种数字系统，从简单的逻辑门到复杂的处理器。它提供了丰富的语法和语义，使得设计人员可以准确地描述他们的电路和系统。
VHDL的优势
VHDL作为一种硬件描述语言，在数字系统设计中具有许多优势。
1. 可重用性：VHDL允许设计人员创建可重用的模块和子系统，这些模块和子系统可以在不同的项目中重复使用，提高了设计效率和可维护性。
2. 仿真和验证：VHDL具有强大的仿真和验证能力，可以在设计之前对系统进行全面的仿真和验证。这有助于未知驱动探索，专注成就专业
2
检测和纠正潜在的问题，并确保系统在硬件实现之前达到预期的功能。
3. 抽象级别：VHDL允许设计人员在不同的抽象级别上描述系统，从高级的行为级别到底层的结构级别。这使得设计人员可以根据需要在不同的级别上工作，并且可以更容易地进行系统级别的优化。
4. 灵活性和可扩展性：VHDL支持灵活的设计方法和工作流程，并允许设计人员在设计过程中进行迭代和修改。它还可以与其他常用的设计工具和方法集成，以满足特定的需求。
VHDL语言的基本结构
VHDL语言由模块、实体、架构以及信号和过程等基本元素组成。
模块（Module）
模块是VHDL中描述数字系统的最基本单位。一个模块可以包含多个实体和架构，并通过连接信号进行通信。每个模块都有一个顶层实体和一个或多个架构。 未知驱动探索，专注成就专业
3
实体（Entity）
实体是描述模块的接口和行为的抽象。它定义了输入输出端口，以及模块对外部环境的接口。一个实体可以有一个或多个架构。
eda技术及应用第三版课后答案谭会生
【篇一：《eda技术》课程大纲】
>一、课程概述1.课程描述
《eda技术》是通信工程专业的一门重要的集中实践课，是通信工程专业学生所必须具备的现代电子设计技术技能知识。eda是电子技术的发展方向，也是电子技术教学中必不可少的内容。本课程主要介绍可编程逻辑器件在电子电路设计及实现上的应用，介绍电路原理图和pcb图的设计技术。开设该课程，就是要让学生了解大规模专用集成电路fpga和cpld的结构，熟悉一种以上的硬件描述语言，掌握一种以上的开发工具的使用等，掌握电路原理图和pcb图的现代设计技术与方法，从而提高学生应用计算机对电子电路和高速智能化系统进行分析与设计的能力。
2.设计思路
本课程坚持“以学生为中心”的原则，以项目任务驱动的方式，采取理论知识与案例相结合的方式授课，提高学生的学习主动性。通过必要的理论知识讲授、大量的实践训练和案例分析，培养学生的动手设计和实践能力，掌握eda开发的整个流程和基本技巧。
课程采用演示讲授和实践相结合，边讲边练的方法，让学生切身体会并掌握eda开发产品的流程和方法。
本课程集中2周时间开设，注重实践性，边讲边练，让学生切身体会并掌握eda开发技术。
3.实践要求
（1）纪律和安全要求
①不得将食物带入实验室，每次实训后请将使用后的废弃物带走。违反者每次扣罚平时分2分。
②实训期间不得做与实训无关的其他事情，不得大声喧哗或做其他影响实训正常进行的事宜。违反者每次扣罚平时分2分。
③实训期间，若学生有事不能正常参加实训，须提前以书面形式请假，并按指导教师的安排补做实训。未经指导教师许可，学生不得任意调换实训时间和实训地点。违反者每次扣罚平时分4分。
④学生不得以任何理由替代他人进行实训，违者直接取消实训成绩。
⑤学生除操作自己所分配的计算机外，不得操作实验室内其他任何设备。违者每次扣罚平时分2分。 （2）业务要求 实训所使用的软件protel和quartus ii，所有数据均通过服务器中转以及储存在服务器上，所以重启自己所用的电脑不会造成数据丢失。有时会因为数据流量过大而导致系统无法正常交换数据，影响实训的正常进行，出现这种情况时指导教师会重新启动服务器以恢复系统的正常运行。在重启服务器期间，学生不得进行任何操作，待教师通知后方可进入系统。
