北京交通大学数字电路课件

格式：ppt
大小：12.21 MB
文档页数：590

下载文档原格式

《数字电路基础知识》课件

译码器电路的实现方法
译码器电路可以将二进制码译成对应的输出信号，用于解码器索引和操作译码器等。
时序电路的基本概念
时序电路是一种存储器、计数器或时钟驱动电路，需要实时累计和监测信号。时序电路是数字电路的重要部分。
1
电平触发器的工作原理
触发器是时序电路中最重要的元件之一，能够对电路的状态进行存储和传输。基本电平触发器的工作原理是使用两个交替的输入信号。
与门电路的实现方法
与门实现的最简单的方法是使用传统的晶体管，并将它们放置在一个电路中以实现多个与门。
或门电路的实现方法
或门的实现方式是将输入值通过晶体管或其他逻辑门与门电路相连，利用传输功能对各个输入执行逻辑或运算。
非门电路的实现方法
一般使用晶体管构建反相器电路实现非门的功能。
逻辑函数的表达式
存储和传输信息更方便、可靠、快速，
数字电路的缺点
2
且信息可以以数字形式进行编码传输，从而增强了信息的安全性。
过多的操作会增加电路复杂度，掉电
后信号需要重新设置，同时存在噪声
干扰的影响。
3
数字电路的应用
应用领域涉及电脑、手机、无人驾驶汽车等，数字逻辑电路的实现可以加速复杂计算、数据处理和控制过程。
二进制数的基本概念
在计算机系统中，数据以二进制形式存储和处理。因此，理解二进制数的基本概念是理解数字电路的前提。
数位
二进制数由1和0组成的数码表示，在数码中表现为位。
进位
由于二进制只有0和1，进位是加法必须的。当两个二进制数相加时，当每一位相加结果超过1时，需要进位。
原码、反码和补码
计算机中采用补码作为数字的存储方式，可以实现加减运算。

《数字电路说课》课件

数字电路设计方法
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
硬件描述语言
硬件描述语言（HDL）是一种用于描述数字电路和系统的语言，它能够描述电路的结构、行为和功能。常见的硬件描述语言包括Verilog 和VHDL。
HDL的主要优点是能够在高抽象层次上描述电路，使得设计者能够更加关注电路的逻辑和行为，而不是具体的实现细节。这有助于提高设计的可重用性和可维护性。
数字电路说课
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
CONTENTS
目录
1
WORKREVIEW
数字电路概述
2
UNDERWORK
数字电路基础知识
4
FUTUREOUTLOO K
数字电路的实现与测试
5
Байду номын сангаас
UNDERWORK
数字电路的故障诊断与排除
3
WORKHARVEST
数字电路基础知识
单击此处添加文本具体内容
GENERAL WORK REPORT FOR FOREIGN
逻辑门电路
总结词
逻辑门电路是数字电路的基本组成部分，用于实现逻辑运算。
详细描述
逻辑门电路有与门、或门、非门等基本类型，它们通过输入和输出的逻辑关系实现逻辑运算，是构成复杂数字电路的基础。
03
随着数字电路功能的日益复杂，设计与验证的难度越来越大，
需要更高效的设计与验证方法。
数字电路的未来展望
数字电路将继续在材料、工艺、设计方法等方面取得创新突破，推动集成电路技术的不断发展。

《数字电路~》PPT课件

NOL
IOL IIL
1616 1
IOH=－7.5mA,但手册规定 |IOH|<0.4mA,故取|IOH|=0.4mA;
IIL IOL
每个负载门的输入电流为
IIHNO=H 40μAIIOIHH
0.4 10 0.04
综上所述,扇出系数NO=10
IOH IIH
例：为保证G1输出的高低电平能正确传递到G2,要求vO1=VOH、 vI2≥VIH<min>；vO1=VOL、 vI2≤VIL<max>,试计算RP的最大允许值.所有参数见前
0 Voff1 Vth 2Von 3 VI/V
③ 输出高、低电平的最小值
输出高电平最小值VOHmin 输出低电平最大值VOLmax
2.4V 0. 4V
VOH VO/V
4 AB
VoHmin
2
C
VOL
DE 0 Voff1 Vth 2Von 3 VI/V
④ 阈值电压<Vth>: 转折区中点对应的输入电压称阈值电压Vth.
A&
B
AB
00 01 10 11
Y
Y
0 0 0 1
Y=AB
A Y
B
继续
2、二极管或门
5V A
D1 0V B
D2
Y
R
3kΩ
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止截止截止导通导通截止导通导通
A ≥1
Y B
AB Y
00 0 01 1 10 1 11 1
扇出系数=10
<2> 74S20为4输入与非门：

《数字电路简介》课件

数字电路的应用领域
智能家居自动化
数字电路在智能家居系统中用于实现自动化控制，增加人们的生活便利性和舒适度。
计算机硬件
数字电路在计算机硬件中扮演重要角色，包括CPU、内存、输入输出接口等部分。
数码相机
数码相机中的传感器、图像处理等部分都采用了数字电路，实现了高效的图像捕捉和处理功能。
数字电路设计的案例分析
时序逻辑电路
时序逻辑电路的输出不仅受到当前输入信号的影响，还受到存储元件中存储的先前状态的影响，用于处理时序和计时问题。
数字电路的设计原则
1 简洁性
设计应尽量简化，减少元件的数量和复杂度，以提高电路的可靠性和效率。
2 可扩展性
设计应具备扩展性，能够容易地进行功能扩展和修改。
3 可靠性
电路应具备稳定的工作特性，能够在一定范围内适应外部环境的变化。
1
案例一
设计一个四位加法器，能够对两个四位二进制数进行加法运算，显示结果并输出进位。
2
案例二
设计一个时钟电路，能够显示当前的小时、分钟和秒数，并实现闹钟功能。
3
案例三
设计一个信号分析仪，能够对输入信号进行采样、滤波和频谱分析，显示结果。
结论和总结
通过本课程的学习，你已经了解了数字电路的基本概念、分类、设计原则以及应用领域。希望本课程对你进一步学习数字电路和相关领域提供了基础知识和启发。
数字电路的基本概念
1 逻辑门
逻辑门是数字电路的基本构建模块，它们根据输入信号产生输出信号。
2 位和字节
位是数字电路中的最小单位，字节由多个位组成，用于处理数据。
3 布尔代数
布尔代数是数字电路设计时使用的数学工具，用于描述逻辑运算和逻路

北京交通大学电气工程学院数字电子技术

OE/PGM为读出 /写入控制端，低电平时输出有效，高电平进行编程，写入数据。
下图是将 2片2716扩展成2048×16的数据的连接示意图。
例2：试用适当容量的PROM 实现两个两位二进制数比较的比较器。
N
A1 A0 B1 B0
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716 器件逻辑框图和引脚图。
EPROM2716是211×8位可改写存储器，有 11位地址线A0～ A10，产生字线为 2048条，D7～ D0是8位数据输出 /输入线，编程或读操作时，数据由此输入或输出。
CS为片选控制信号，是低电平有效。
第六章可编程逻辑器件PLD
可编程逻辑器件 PLD概述可编程逻辑器件 PLD的基本单元可编程只读存储器 PROM和可编程逻辑阵列PLA 可编程阵列逻辑 PAL和通用阵列逻辑GAL 高密度可编程逻辑器件 HDPLD 原理及应用现场可编程门阵列 FPGA 随机存取存储器 RAM 小结
第一节可编程逻辑器件 PLD概述
（一）叠栅型（ SIMOS ）存储单元
问题：浮栅上的电荷无放电通路，没法泄漏。在70o环境中，全部电荷放完需 100年。
用紫外线照射芯片上的玻璃窗，则形成光电电流。
UV EPROM 芯片上开有一个石英玻璃窗口
FLOTOX ）储存单元电可改写只读存储器 E2PROM ，即电擦除、电编程的只读存储器。
E2PROM 以及闪速（Flash ）存储器等。
编程单元采用的是浮栅技术。

《数字电路》课件

《数字电路》PPT课件
在这个《数字电路》的PPT课件中，我们将深入探讨数字电路的各个方面，包括概述、引脚定义与图示、数字电路分类、基本逻辑门电路、组合逻辑电路、时序逻辑电路、数字电路设计要点以及数字电路实验教学资源。
概述
什么是数字电路？
数字电路是由逻辑门组成的电子电路，用于处理和存储数字信号。
3
译码器
译码器用于将输入编码成特定的输出，常用于显示器和地址译码。
加法器
加法器用于将两个二进制数相加，常用于算术运算和数据传输。
时序逻辑电路
触发器计数器移位寄存器
时序逻辑电路中用于存储和处理时序信息的基本元件。
计数器是能够计数的时序逻辑电路。
移位寄存器用于完成数据的移位和存储操作。
数字电路设计要点
1 需求分析
明确电路设计的功能和性能要求。
2 逻辑设计
确定逻辑电路的实现方式电路的正确性和性能。
将逻辑设计好的电路转化为实际布线。
数字电路实验教学资源
数字电路实验板
实验板提供了学生进行数字电路实验的平台。
数字示波器
示波器用于观察和测量电路信号的波形。
逻辑分析仪
逻辑分析仪用于分析和调试数字电路的信号。
可编程逻辑控制器
可编程逻辑控制器用于控制和监控工业自动化系统。
逻辑门用符号图示来表示不同的逻辑运算。
多路选择器
多路选择器能够实现多个输入的选择和输出。
触发器
触发器用于存储和处理时序信息。
数字电路分类
1 组合逻辑电路
2 时序逻辑电路
组合逻辑电路的输出仅由输入决定，没有时钟信号。
时序逻辑电路的输出取决于输入和时钟信号的组合。
3 存储器

数字电路基础课件ppt

详细描述
首先，需要明确数字逻辑功能，并选择合适的硬件描述语言（如VHDL或Verilog）编写程序。然后，使用EDA工具进行综合和布局布线，生成可编程的配置文件。最后，将配置文件下载到FPGA或CPLD中实现设计的逻辑功能。
05
数字电路的测试与调试
输入输出测试
时序测试
负载测试
仿真测试
01
02
03
04
检查电路的输入和输出是否符合设计要求，验证电路的功能是否正常。
测试电路中各个逻辑门之间的信号传输是否符合时序要求，确保电路的时序逻辑正确。
测试电路在不同负载条件下的性能表现，验证电路的稳定性和可靠性。
利用仿真软件模拟电路的工作过程，发现潜在的设计缺陷和错误。
将电路划分为若干个部分，分别进行调试，逐步排查问题所在。
总结词
应用领域与趋势
详细描述
数字电路广泛应用于计算机、通信、控制等领域。随着技术的发展，数字电路的设计和制造工艺不断进步，集成电路的规模越来越大，数字电路的应用前景十分广阔。
总结词：差异比较
详细描述：数字电路和模拟电路在处理信号的方式、电路结构和功能等方面存在显著差异。模拟电路处理的是连续变化的信号，而数字电路处理的是离散的二进制信号。此外，数字电路具有更高的抗干扰能力和稳定性。
数字电路设计基础
总结词
详细描述
总结词ቤተ መጻሕፍቲ ባይዱ
详细描述
组合逻辑电路是数字电路中最基本的电路，其设计主要基于逻辑代数和真值表。
组合逻辑电路由逻辑门电路组成，其输出仅取决于当前输入，不涉及任何记忆元件。常见的组合逻辑电路有加法器、比较器、编码器、译码器等。
组合逻辑电路的设计步骤包括定义逻辑问题、列出真值表、化简表达式、选择合适的门电路实现等。

北京交通大学数字电子技术第1章

Rb b
1
+
VI
iB
－
+VCC
iC
RC
VCC/RC E
iC
ICS D
c3 +
T
C
2 VCE
e-
0.7V
IB5 IB4 = IBS IB3
IB2
B
IB1
A IB=0 v
VCC
CE
（3）饱和状态：VI不变，继续减小Rb，当VCE ＝0.7V时，集电结变为
零偏，称为临界饱和状态，对应E点。此时的集电极电流用ICS表示，基极
ICEO
i ICS C 0.9 IC S
开通时间ton= td +tr
0.1IC S
关断时间toff= ts +tf
+
VI
－t r
td
Rb b
1
iB
t
+VCC
RC
t
iC
c3 +
T
2 VCE
t
teS
t-f
1.5 基本逻辑运算
一、基本逻辑运算
A
B
1．与运算
V 设：开关闭合=“1”
开关不闭合=“0” 灯亮，L=1 灯不亮，L=0
P区耗尽层 N 区
+
－
P 区中电子浓度分布
N 区中空穴浓度分布
x
Ln
Lp
同理，二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，一般可以忽略不计。
二、三极管的开关特性
1．三极管的三种工作状态
Rb b
1
+
VI

北京交通大学电子技术课件(数字部分)(任希)

(1011.11)B 1 23 0 22 1 21 1 20 1 21 1 22 (11.75) D
2．八进制数转换成十进制数利用八进制数的一般表达式
( N )O
i m

n 1
Ki 8i
即可将二进制数转换成十进制数。例如
(5703.6)O 5 83 7 82 0 81 3 80 6 81 (3011.75) D
11
12 13 14 15
13
14 15 16 17
B
C D E F
6
7
0110
0111
7
7
1111
1.1.4 不同数之间的转换
一、二进制数、八进制数和十六进制数转换成十进制数
1．二进制数转换成十进制数利用二进制数的一般表达式
( N )B
i m

n 1
K i 2i
即可将二进制数转换成十进制数。例如
二进制码 b3b2b1b0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 格雷码 G3G2G1G0 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000
电子技术
（数字部分）
第1章数字逻辑基础
1.1 1.2 1.3 1.4 数制几种常用的编码逻辑代数基础逻辑函数的化简
1.1 数制
1.1.1 1.1.2 1.1.3 1.1.4 十进制数二进制数八进制数和十六进制数不同数之间的转换

数字电路全部PPT课件

（10、11、12、13、14、15）
. 位置表示法：(N)16 = (Hn-1Hn-2...H0 H-1H-2..) 16
按权展开式：
(N)2=Hn-116n-1+Hn-216n-2+...+H0160+H-116-1+H-216-2+...
（C07.A4)16= （C07.A4)H= C07.A4H= 12×162+0×161+7×160+10×16-1+4×16-2
小数部分
二、常用计数体制
1、十进制（Decimal）
. （N）10= (Dn-1Dn-2...D0 D-1D-2.. ) 10
(271．59)10＝ 2×102十7×101十1×100十5×10-1十9×10-2
2020年10月2日
5
2、二进制（Binary）
基数： 2
位权：2i
数符Bi: 0、1 (可以用低、高电平表示)
正数的三种代码相同，都是数值码最高位加符号位 “0”。
即X≥0时,真值与码值相等,且:X=[X]原= [X]反= [X]补例： 4位二进制数X=1101和Y=0.1101
[X]原= [X]反= [X]补= 01101, [Y]原= [Y]反= [Y]补= 0.1101
2020年10月2日
20
三、二——十进制编码（Binary Code Decimal码）
2020年10月2日
12
二、十六进制与二进制转换
1、十六进制转换为二进制根据数值关系表用四位二进制数码逐位替代各位
十六进制数码。（52.4)16=(01010010.0100)2 =(1010010.01)2 2、二进制转换为十六进制将二进制数从小数点起，分别按整数部分和小数

《数字电路》PPT课件

VCC
RC F
A B
&
F
4.或非门真 A 0 0 1 1 值 B 0 1 0 1 表 F A 1 B 0 0 0 Rb1
VCC RC
F=A+B
Rb2 －Vbb
A B
1 ≥
F
1.根据工作环境温度和电源电压工作范围的差别分为54系列和74系列。
2.根据工作速度和功耗分:
系列典型(tpd =10nS) 国际标准 74×××
一、理想开关
闭合静态特性断开动态特性: △t RAB ->∞ 0( 断开 △t 闭合) RAB=0 U A
B
R
二、二极管开关 1.静态特性二极管开关电路及特性曲线如图所示:
ID
UD A B R
UBR
ID
1/rD
IS Ⅱ
Ⅲ
UD
UTH
UD
I D I S (e
VT
1)
硅管 UTH=0.7V
c
b
e
二、动态特性在动态情况下，由于三极管内部电荷的建立和消散过程均需要一定的时间，故IC和UO的变化均滞后于Ui的变化。 Ui
t
IC UO
t
ton
toff
t
1.二极管与门
VCC 真值表 A B F 0 0 0 0 1 0 1 0 0 1 1 1
功能表
A 0V 0V 5V 5V B 0V 5V 0V 5V F 0V 0V 0V 5V
IC=βIb
3.饱和状态(等效开关导通)
Ube>0(e结正偏)
Ubc>0(c结正偏) 饱和状态: Ib≥Ibs= VCC Ib Ui Rb IC RC

EE_2013digital

1.任意两组相邻码之间只有一位不同。
0 0000 8 1100
注：1 首尾0两0 个0 1数码即9最小数1 1000010和最
大数2 10000之0 间1 1也符合1此0 特点1 1，1故1 它可
称为3 循环0码0 。1 0
11 1 1 1 0
2.编4码还0具1有1 0反射性1，2 因1此0又1 可0 称其
（四）字符编码
ASCII码:七位代码表示128个字符 96个为图形字符控制字符32个
E-mail: xjhuang@
例：（(11001111110011..110011000011））BB==（（?5）DH.A4） H
01011101.10100100
5
E-mail: xjhuang@
小数点为界
DA 4
二进制与八进制之间的转换
从小数点开始，将二进制数的整数和小数部分每3位分为一组，不足三位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的八进制码替代，即得目的数。
1
0
1
1
1
0
K-1
K-2
K-3
K-4
K-5
K-6
由此得：(0.723)D=(0.101110)B
十进制
E-mail: xjhuang@
二进制
八进制、十六进制
二进制与十六进制之间的转换
二进制 (N)B
十六进制 (N)H
二进制 (N)B
0000
0
0001
1
0010
2
0011
3
0100
为反5射码。0 1 1 1
13 1 0 1 1
6 0 1 0 1 14 1 0 0 1

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

由此得：(0.65)10=(0.10100)2 综合得：(81.65)10=(1010001.10100)2
十进制
二进制
八进制、十六进制返回
非十进制转成十进制
方法：将相应进制的数按权展成多
项式，按十进制求和
例：
(F8C.B)16 = F×162+8×161+C×160+B×16-1
= 3840+128+12+0.6875
第一章数字逻辑基础
第二章逻辑门电路
目
第三章组合逻辑电路第四章触发器
录
第五章时序逻辑电路
第六章中规模集成电路
第七章第八章第九章
可编程逻辑器件PLD
VHDL 数字系统设计
第十章硬件描述语言VHDL
第十一章数字系统设计
第一章数字逻辑基础
§1-1 数制与编码 §1-2 逻辑代数基础 §1-3 逻辑函数的标准形式 §1-4 逻辑函数的化简小结
进位计数制
1、十位进置制计数法
按权展开式
(333.33)10 =3 102 + 3 101+ 3 100+ 3 10-1 +3 10-2
权
权
权
权
权
特点：1)基数10，逢十进一，即9+1=10
表示相对小数点
的位置
2)有0-9十个数字符号和小数点，数码K i从0-9
3)不同数位上的数具有不同的权值10i。
返回
数制转换
十进制与非十进制间的转换
十进制非十进制非十进制十进制
非十进制间的转换
二进制八、十六进制八、十六进制二进制
返回
十进制转换成二进制
• 整数部分的转换
除基取余法：用目标数制的基数（R=2）去除十
进制数，第一次相除所得余数为目的数的最低位 K0，将所得商再除以基数，反复执行上述过程，直到商为“0”，所得余数为目的数的最高位Kn-1。例：（81）10=（？）2
1一次相乘结0果的整数部1分为目的数0的最高位K0-1，将其小 K-数到1 部小分数再部乘分K基为-2 数“依0”次，记或K下满-3 整足数要部求分的K-，精4 反度复为进止K行（-下即5 去根据，设直
备字长限制，取有限位的近似值）。
如2-5，只要求到小例：（0.65）10 =( ? )2 要求精度为小数数五点位后。第五位
2 2 2 2 2 2 2 0 1 2 5 10 20 40 81
1 K6
返回
01 0 0 K5 K4 K3 K2
01 K1 K0
得：（81）10 =（1010001）2
十进制转换成二进制
0.65 2 0.3 2 0.6 2 0.2
• 小数部分的转换
2
0.4
2
0.8
乘基取整法：小数乘以目标数制的基数（R=2），第
返回
(N=)RK=n(-K1 2n-n1-1+K+1KK102. K1+-K1 02K0+-mK)2-1 2-1+K-m 2-m =Kn-1iRnn-11m+K+i 2Ki1R1+K0R0+K-1 R-1+K-m R-m
i n1mKiRi
常用数制对照表
十二八十六十二八十六 0 0000 0 0 8 1000 10 8 1 0001 1 1 9 1001 11 9 2 0010 2 2 10 1010 12 A 3 0011 3 3 11 1011 13 B 4 0100 4 4 12 1100 14 C 5 0101 5 5 13 1101 15 D 6 0110 6 6 14 1110 16 E 7 0111 7 7 15 1111 17 F
+ ••如为+n符数12=号值最7尾1～8位.范高数，-后原围位1部原2的码：：7分码““尾[的范01X+””数]（表围表表原即2：示0示示n1为形–1““11-真符式11+-1）””值号：11≤的位～[数1X1]值1原尾1≤1数原反补变1-1（部码码码形1，2分补n数-（码1-值1真）范值围）
=3980.6875
返回
非十进制间的转换
• 二进制与八进制间的转换
从小数点开始，将二进制数的整数和小数部分每三位分为一组，不足三位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的八进制码替代，即得目的数。
例8： 111001100111.10.1001010111BB==?3Q27.234 Q
0 11010111.0100111 00
小数点为界
32 72 3 4
返回
非十进制间的转换
• 二进制与十六进制间的转换
从小数点开始，将二进制数的整数和小数部分每四位分为一组，不足四位的分别在整数的最高位前和小数的最低位后加“0”补足，然后每组用等值的十六进制码替代，即得目的数。
例9： 111111001111..1100110011 BB == ?3BH.A8 H
4)任意一个十进制数，都可按其权位数基展成多项式的形式
(N)10=(Kn-1 K1 K0. K-1 K-m)10
=Kn-1 10n-1++K1101+K0100+K-1 10-1++K-m 10-m
i n1mKi10i
返回Biblioteka 二进制任意进制1）基数2，逢二进一，即1+1=10
2)有0-1两个数字符号和小数点，数码K
1）基数R，逢R进一，
i从0-1
2)3有）R不个同数数字位符上号的和数小具数有点不，同数的码权K 值i从20~i。(R-1)
3）4展）不成任同多意数项一位式个上的二的形进数式制具数有，不都同可的按权其值权Ri。位
4）(N)任2=意(Kn一-1 个KR1进K0制. K数-1 ，K都-m)可2 按其权位展成多项式的形式
§1-1 数制与编码
进位计数制数制转换数值数据的表示常用的编码
§1-2 逻辑代数基础
逻辑变量及基本逻辑运算逻辑函数及其表示方法逻辑代数的运算公式和规则
§1-3 逻辑函数的标准形式
函数表达式的常用形式逻辑函数的标准形式
§1-4 逻辑函数的简化
代数法化简函数图解法化简函数逻辑函数简化中的几个实际问题
00 111011.10101 000
返回
小数点为界
3 BA 8
数值数据的表示数符（+/-）符+尾号数（+/-）数码化（数值的最绝高对位值：）““01””表表示示“ “+-””
• 一“0、”有真两值种与表机示器形数式
[+二00X、…10=带]原+符=1号10001二01…0进01 制而数[-的00代…X0码2]原=表=-示110100…11001