数电教案22
- 格式：doc
- 大小：418.00 KB
- 文档页数：7
一体化教学设计首页教案序号：NO.22
【组织教学】
1、检查班级学生出勤情况，查看教具是否完备，安定课堂秩序，集中学生注
意力,准备上课。
2、复习知识点。
复习由两个T触发器构成的加法器和减法器的电路构成，工作原理。
3、展示教学目标，板书教学目标、重难点。
【引入】
计数器是数字系统中应用非常广泛的一种基本逻辑部件。
几乎每一种数字设备中都有计数器。
计数器不仅可以对输入脉冲信号进行累计基数，实现计量控制，还可以进行定时控制，用作分频器。
本次课程我们讲述一下集成计数器芯片的结构和工作原理。
【新课内容】
一．集成二进制计数器电路
1.二进制计数器74LS161和74LS163
a)逻辑符号b)管脚排列
（问题：让学生回答芯片上面的使能端有几个？分别是什么作用？）
2. 74LS161的逻辑功能
集成计数器74LS161逻辑功能表
（问题：让学生根据以前学习的知识来分组来分析真值表？并派代表来展示。
）
从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q 2、Q1、Q0立即为全“0”，这个时候为异步复位功能。
当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
而只有当CR=LD=EP=ET =“1”、CP脉冲上升沿作用后，计数器加1。
74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。
合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
3. 74LS161工作原理
4位二进制计数器一个完整的计数周期包括16个计数状态。
二、集成二进制加减计数器
1. 74LS193集成芯片
（问题：让学生回答芯片上面的使能端有几个？分别是什么作用？）
2. 74LS192的逻辑功能
二进制加减可逆计数器74LS193逻辑功能表
（问题：让学生根据以前学习的知识来分组来分析真值表？并派代表来展示。
）3. 74LS192的工作原理
加法计数:
减法计数：
74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。
在RD=0、LD＝1的条件下，作加计数时,令CPD＝1,计数脉冲从CPU输入；作减计数时，令CPU＝1，计数脉冲从CPD输入。
此外，74LS193还具有异步清零和异步预置数的功能。
当清零信号RD＝1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD＝0,LD＝0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD 端，称为异步预置数。
三、二进制可逆计数器74LS193加法计数功能测试
操作步骤：
（1）关闭直流稳压电源开关，将74LS193插入面包板。
（2）将+5V电压接到IC的管脚16，将电源负极接到IC的管脚8。
（3）将手动脉冲信号发生器连接+5V电源，脉冲信号输出线连接UP（脚5）。
（4）用插接线将输出端Q3～Q0和进位端CO（脚12）连接电阻与LED串联电路。
（5）DOWN端及数据输入端D3～D0悬空。
（6）检查无误后接通电源。
（7）用插接线将异步清零端CR（脚14）接高电平，清零后接低电平。
（8）手动发出时钟脉冲，在每个脉冲信号的上升沿时刻，计数器作加1操作，输出端状态依次显示为“0000～1111”。
（9）观察进位信号CO出现的时刻。
四、二进制可逆计数器74LS193减法计数功能测试
操作步骤：
（1）关闭直流稳压电源开关，将74LS193插入面包板。
（2）将+5V电压接到IC的管脚16，将电源负极接到IC的管脚8。
（3）将手动脉冲信号发生器连接+5V电源，脉冲信号输出线连接DOWN（脚4）。
（4）用插接线将输出端Q3～Q0和进位端BO（脚13）连接电阻与LED串联电路。
（5）UP端及数据输入端D3～D0悬空。
（6）检查无误后接通电源。
（7）用插接线将异步清零端CR（脚14）接高电平，清零后接低电平。
（8）手动发出时钟脉冲，在每个脉冲信号的上升沿时刻，计数器作减1操作，输出端状态依次显示为“1111 ～0000”。
（9）观察借位信号BO出现的时刻。
【课堂小结】
学生总结本次课堂学习到的集成芯片74LS161和74LS193的使用方法和测试方法。
教师点评一下知识点：本节课学习到的集成芯片的使用方法和工作原理。
【课堂作业】课后习题相应内容
【课后反思】。
