系统结构第七章

以下习题来自《计算机系统结构》第七章存储体系。

7．1解释下列术语直接映像：每个主存地址映像到Cache中的一个指定地质的方式称为直接映像。

全相联映像：任何主存地址可映像到任何Cache地址的方式称为全相联映像。

组相联映像：组相联映像指的是将存储空间的页面分成若干组，各组之间是直接映像，而组内各块之间是全相联映像。

全写法：全写法也称直达法，即写操作将数据同时写入Cache和缓存。

写回法：写Cache时不写主存，仅当被写Cache数据块要被替换出去时才写回主存。

虚拟存储器：虚拟存储器是主存的扩展，当主存的容量不能满足要求时，数据可存放在外存中，在程序中仍然按地址访问外存空间。

大小取决于计算机的访存能力。

段式管理：把主存按段分配的存储管理方式称为段式管理。

页式管理：把虚拟存储空间和实际存储空间等分成固定大小的页，各虚拟页可装入主存中不同的实际页面位置。

段页式管理：段页式管理式段式管理和页式管理的结合，他将存储空间按逻辑模块分成段，每段又分成若干个页，访存通过一个段表和若干个页表进行。

段的长度必须是页的长度的整数倍，段的起点必须是某一页的起点。

快表：为了提高页表中常用项的访问速度，采用快速硬件构成的比全表小的多的部分表格。

慢表：存放在主存中的整个页表。

高速缓存：高速缓冲存储器是位于CPU和主存之间的高层存储子系统。

时间局部性：如果一个存储项被访问，则可能该项会很快再次被访问。

空间局部性：如果一个存储项被访问，则该项及其邻近的相也可能很快被访问。

段表：在对虚拟内存进行管理时，系统中用于指明各段在主存中的位置的表，表中包括段名或段号、段起点、装入位和段长等。

页表：在对虚拟内存进行管理时，系统中用于指明各页在主存中的位置的表，表中包括页号、每页在主存中的起始位置、表示该页是否已装入主存的装入位等。

块表：存储系统中的一个用于解决块和页的定位、标志、和寻址问题的表。

7.2 有人认为,随着存储器芯片集成度的提高，主存的容量将越来越大，虚拟存贮器将被淘汰，未来的计算机中将不采用虚拟存储器。

第七章课后题1.多处理机在结构、程序并行性、算法、进程同步、资源分配和调试上与并行处理机有什么差别？答：多处理机与并行处理机的主要差别是并行性的等级不同。

（1）结构灵活性。

多处理机制结构灵活性高于并行处理机。

（2）程序并行性。

多处理是指令、任务、作业并行，并行性的识别较难;并行处理机是操作级并行，并行性的识别较易。

（3）并行任务派生。

并行处理机工作能否并行工作由指令决定，多处理机必须有专门指令指明程序能否并行执行，派生的任务数是动态变化的。

（4）进程同步。

并行处理机的进程同步是自然的，而多处理机必须采取同步措施。

（5）资源分配和任务调度。

多处理机的资源分配和任务调度比并行处理机复杂得多。

2.多处理机有哪些基本特点？发展这种系统的主要目的可能有哪些？多处理着重解决哪些技术问题？答：○多处理机的基本特点：多处理机具有两台以上的处理机,在操作系统控制下通过共享的主存或输入/输出子系统或高速通讯网络进行通讯.结构上多个处理机用多个指令部件分别控制,通过机间互连网络通讯;算法上不只限于处理向量数组,还要实现更多通用算法中的并行;系统管理上要更多地依靠软件手段,有效解决资源分配和管理,特别是任务分配,处理机调度,进程的同步和通讯等问题.○使用多处理机的目的:一是用多台处理进行多任务处理协同求解一个大而复杂的问题来提高速度,二是依靠冗余的处理机及其重组来提高系统的可靠性,适应性和可用性.○多处理着重要解决的技术问题:（1）硬件结构上，如何解决好处理机、存储器模块及I/O子系统间的互连。

（2）如何最大限度开发系统的并行性，以实现多处理要各级的全面并行。

（3）如何选择任务和子任务的大小，即任务的粒度，使并行度高，辅助开销小。

（4）如何协调好多处理机中各并行执行任务和进程间的同步问题。

（5）如何将任务分配到多处理机上，解决好处理机调度、任务调度、任务调度和资源分配，防止死锁。

（6）一旦某个处理发生故障，如何对系统进行重新组织，而不使其瘫痪。

计算机操作系统【第七章】1．试画出微机和主机中常采用的I/O系统结构图。

微机中常采用的I/O系统结构图为：主机中常采用的I/O系统结构图为：2．试说明设备控制器的构成。

设备控制器的构成如图所示：由上图可见，设备控制器由以下三部分组成：（1）设备控制器与处理机的接口，该接口用于实现CPU与设备控制器之间的通信，提供有三类信号线：数据线、地址线和控制线。

（2）设备控制器与设备的接口，可以有一个或多个接口，且每个接口连接一台设备。

每个接口都存在数据、控制和状态三种类型的信号。

（3）I/O逻辑，用于实现对设备的控制。

其通过一组控制线与处理机交互，处理机利用该逻辑向控制器发送I/O命令，I/O逻辑对收到的命令进行译码。

3．为了实现CPU与设备控制器之间的通信，设备控制器应具有哪些功能？为了实现CPU与设备控制器之间的通信，设备控制器应具有如下功能：（1）接受和识别命令。

CPU可以向控制器发送多种不同的命令，设备控制器应能接收并识别这些命令。

设置控制寄存器来存放所接收的命令和参数。

（2）数据交换，指实现CPU与控制器之间、控制器与设备之间的数据交换。

设置数据寄存器来存放有关数据。

（3）设备状态的了解和报告。

控制器记录下所连接设备的状态以供CPU了解。

为此，要在控制器中设置一状态寄存器，用其中的每一位反映设备的某一状态。

（4）地址识别。

配置地址译码器以便于正确识别设备地址。

4．分别就字节多路通道、数据选择通道和数组多路通道进行解释。

①字节多路通道含有许多非分配型子通道分别连接在低、中速I/O设备上，子通道按时间片轮转方式共享主通道，按字节方式进行数据传送。

具体而言，当第一个子通道控制其I/O 设备完成一个字节的交换后，便立即腾出字节多路通道（主通道），让给第二个子通道使用；当第二个子通道也交换完一个字节后，又依样把主通道让给第三个子通道使用，以此类推。

转轮一周后，重又返回由第一个子通道去使用主通道。

②数组选择通道只含有一个分配型子通道，一段时间内只能执行一道通道程序、控制一台设备按数组方式进行数据传送。

第七章指令系统内容简介：本章主要介绍机器指令系统的分类、常见的寻址方式、指令格式以及指令系统的设计；此外对RISC、CISC技术也作了简要的介绍。

要求：掌握指令的格式、基本的寻址方式和指令格式的设计初步掌握指令的分类和指令格式的优化设计理解指令系统结构以及RISC、CISC结构的特点7．1指令格式指令：指示计算机执行某种操作的命令。

指令系统：一台计算机能执行的全部指令的集合。

计算机的指令系统与计算机的硬件结构关系密切，决定着计算机硬件的主要性能和基本功能，直接影响到系统软件和应用软件。

7.1.1指令格式每条指令由操作码和地址码两部分组成7.1.2操作码操作码：是用来指明该指令所要完成的操作，CPU中有专门的电路来解释每个操作码。

通常，操作码的长度（位数）反映了机器的操作种类，也即机器允许的指令条数，如操作码占7位，则该机器最多包含27＝128条指令。

操作码的长度可以是固定的，也可以是变化的。

固定长度操作码：便于进行指令译码和分析、存储可变长度操作码：在满足需要的前提下，能有效地缩短指令字长，提高指令的读取与执行速度，但也增加了指令译码和分析的难度，使控制器的设计复杂。

7.1.3地址码地址码：指出指令中操作数所在的存储器地址或寄存器地址，根据指令中操作数地址码的数目的不同，可将指令分成三地址指令、二地址指令、一地址指令、零地址指令等多种格式（地址结构逐步简化）。

三地址指令：（A1）OP（A2）A3分别按A1与A2地址读取操作数，按操作码OP进行运算操作，然后将结果存入A3地址所指定的主存单元或寄存器中。

二地址指令：（A1）OP（A2）A1分别按A1与A2地址读取操作数，按操作码OP进行运算操作，然后将结果存入A1地址所指定的主存单元或寄存器中（A1地址所指定的主存单元或寄存器中原来存放的数据被覆盖）。

一地址指令：一地址指令有两种常见的形态，根据操作码含义确定它究竟是哪一种：1只有目的操作数的单操作数指令，如果操作码含义是加1、减1、求反、求补一类，则该指令是单操作数指令。

习题1．给出以下概念的解释说明。

指令流水线（Instruction pipelining）流水线深度（Pipeline Depth）指令吞吐量（Instruction throughput）流水线冒险（Hazard）结构冒险（Structural hazard）控制冒险（Control hazard）数据冒险（Data hazard）流水线阻塞（Pipeline stall）气泡（Bubble）空操作（nop）分支条件满足（Branch taken）分支预测（Branch predict）静态分支预测（Static predict）动态分支预测（Dynamic predict）延迟分支（Delayed branch）分支延迟槽（Delayed branch slot）转发（Forwarding）旁路（Bypassing）流水段寄存器（Pipeline register）IPC（Instructions Per Cycle）静态多发射（Static multiple issue）动态多发射（Dynamic multiple issue）超流水线（Superpipelining）超长指令字VLIW超标量流水线（Superscalar）动态流水线（Dynamic pipelining）指令预取（Instruction prefetch）指令分发（Instruction dispatch）按序发射（in-order issue）无序发射（out-of-order issue）存储站（Reservation station）重排序缓冲（Reorder buffer）指令提交单元（Instruction commit unit）乱序执行（out-of-order execution）按序完成（in-order completion）无序完成（out-of-order completion）2. 简单回答下列问题。

第一章1.6 某台主频为400MHz 的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：求该计算机的有效CPI 、MIPS 和程序执行时间。

解：（1）CPI ＝(45000×1＋75000×2＋8000×4＋1500×2) / 129500＝1.776 (或259460) （2）MIPS 速率＝f/ CPI ＝400/1.776 ＝225.225MIPS (或2595180MIPS) （3）程序执行时间= (45000×1＋75000×2＋8000×4＋1500×2)／400=575μs1.9 假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。

具体数据（1）改进后，各类操作的加速比分别是多少？（2）各类操作单独改进后，程序获得的加速比分别是多少？ （3）4类操作均改进后，整个程序的加速比是多少？ 解：根据Amdahl 定律SeFeFe S n +-=)1(1可得4类操作均改进后，整个程序的加速比：2.16)1(1≈+-=∑∑iii n S F F S1.10 第二章变长编码，哈夫曼编码第三章3.12 有一条指令流水线如下所示：（1）求连续输入10条指令的情况下，该流水线的实际吞吐率和效率。

（2）该流水线的瓶颈在哪一段？请采用两种不同的措施消除此瓶颈。

对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）本题主要考察对各功能段用时不等的线性流水线的性能计算公式的掌握情况。

2200(ns)2009200)10050(50t n t T maxki i =⨯++++=∆-+∆=∑=)1(1流水 )(ns 2201T nTP 1-==流水45.45%1154400TP ktTP E k1i i≈=⋅=∆⋅=∑= 注意：对于公式不能死记硬背，需要充分理解，注意公式的适用条件。