CD4046锁相环在感应加热电源中的应用[1]

CD 4046集成锁相环在感应加热电源中的应用重庆大学(630044)　毛　鸿成都铁路分局供电段(610081)　王　翔摘　要:提出一种由CD 4046集成锁相环设计的应用于感应加热电源的无相差频率跟踪控制系统,并就控制系统的相位补偿、电源的起动等问题进行了分析讨论。

关键词:锁相环　频率跟踪　相位补偿 感应加热电源在加热过程中,由于温度的变化和炉料熔化等因素,负载等效参数发生变化,负载固有频率也发生变化。

对可控硅中频逆变器而言,为了保证感应加热电源逆变器件可靠换流(可控硅中频电源要求它的负载为电容性)和电源工作在较高的功率因数,逆变器输出频率需要随负载频率而变化,也就是说,控制电路必须具有自动频率跟踪功能〔2〕。

由可关断器件构成的逆变器件,虽然不象可控硅那样存在换流问题,但为了使逆变器始终工作在功率因数接近或等于1的准谐振或谐振状态,以实现逆变器件的零电流换流(ZCS )或零电压换流(Z V S ),频率跟踪电路也是不可图2　频率跟踪控制电路与主电路缺少的。

而且,由于逆变器输出频率的提高,频率跟踪电路的快速性和准确性要求也相应提高,为此,本文提出一种用集成锁相环CD 4046,霍尔电流传感器和高速比较器实现的无相差频率跟踪控制系统,该控制电路具有跟踪快速、准确、保护容易、抗干扰能力强等优点。

1　CD 4046集成锁相环的特点锁相环(PLL )主要由鉴相器PD ,压控振荡器V CO 和外接无源R 、C 低通滤波器(也可接有源低通滤波器)组成,如图1所示。

・图1锁相环原理iV CVC OU VC ORPDCD 4046具有两个独立的鉴相器PD 与PD 。

PD 是异或门鉴相器,若采用无源低通滤波器,信号锁定时输入信号和输出信号(反馈输入)之间的相角将在0度到180度之间变化,采用该鉴相器无法实现无相差的频率跟踪。

PD 是鉴频鉴相器,它由受逻辑门控制的四个边沿触发器和三态输出电路组成,它的输出为三态结构。

CD4046 锁相环在感应加热电源中的应用
应用于钎焊、熔炼等热加工工艺的感应加热电源在运行过程中，随着负载温度升高和炉料的熔化，负载等效参数会产生时变，从而引起负载固有谐振频率的变化。

为了使逆变器始终工作在功率因数接近或等于 1 的准谐振或谐振状态，控制电路必须能够实现频率自动跟踪。

本文采用LEM 电流传感器、电压比较器和CD4046 锁相环对负载电流
进行频率跟踪，实现了功率器件的零电流开关（ZCS），减小了开关损耗和电磁干扰（EMI）。

由于在电路刚起动时，电流反馈信号为零，CD4046 不能入锁。

本文提出了一种利用CD4046 自身特点实现的它激到自
激的转换电路，很好地解决了这一问题。

另外，加上相位补偿电路的引入，最终实现了频率自动跟踪控制。

整个电路具有跟踪速度快、跟踪频率准确、保护容易、抗干扰能力强等优点。

CD4046 锁相环在感应加热电源中的应用----锁相环功能原理
锁相环简称为PLL ，主要由3 个基本单元构成：相位比较器PD 、压
控振荡器VCO 和外接的R 、C 无源低通滤波器LPF 。

CD4046 包含前
面 2 个单元，使用时外接低通滤波器，从而形成完整的锁相环。

PLL 功能框图如图1 所示。

目前对于电动机ｒｐｍ（ｒｅｖｏｌｕｔｉｏｎｓｐｅｒｍｉｎｕｔｅ，ｒ／ｍ）转速测量的方法很多，常见的有机械ｒｐｍ转速测量法、光学ｒｐｍ转速测量法等方法。

机械ｒｐｍ转速测量是最古老的ｒｐｍ转速测量方法。

它通过机械测量传感器采集数据，再通过仪器内部的电子分析才能得到测量结果。

这种测量方法在测量过程中依赖于接触压力，其最大的缺点是加载运动不连续。

光学ｒｐｍ转速测量法是一种采用反射原理的转速测量法。

它是利用测量仪器发射出的光线（红外线），经固定在待测目标上的反射条反射后，即携带上有关转速信息。

测量仪器接收反射波后，经过处理即可得到转速。

这种测量方法虽然要比机械ｒｐｍ测量法先进，但是这种测量需要在考虑辐射干扰、电磁干扰和传导干扰等因素的同时，确保测量的可靠性和测量精度。

鉴于以上分析，本文在光学ｒｐｍ转速测量法的基础上提出了一种改进方法，介绍了利用锁相环实现电动机转速测量的电路设计方案。

该方案设计简单，测量方便、可靠。

１锁相环的概念［１］锁相环是一种以消除频率误差为目的的自动相位控制电路，能够完成两个电信号相位同步的自动控制闭环系统，简称ＰＬＬ。

由于锁相环具有锁定后无频差的特点，因此广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由鉴相器（ＰＤ）、压控振荡器（ＶＣＯ）、环路滤波器（ＬＦ）三部分组成，如图１所示。

其中ＬＦ为低通滤波器。

图１锁相环的基本组成框图压控振荡器（ＶＣＯ）的输出Ｕｏ接至鉴相器的一个输入端，其输出频率的高低由环路滤波器上建立起来的平均电压Ｕｄ大小决定。

施加于鉴相器另一个输入端的外部输入信号Ｕｉ与来自ＶＣＯ的输出信号Ｕｏ进行相位比较，比较结果产生一个与相位差成正比的误差电压ＵΨ，该电压经环路滤波器滤除高频分量后，得到一个缓慢变化的直流电压Ｕｄ作为控制电压，加到ＶＣＯ上，从而控制ＶＣＯ的振荡频率，使ＶＣＯ输出频率不断改变，直至ＶＣＯ的输出频率和输入信号频率获得一致。

这时两个信号的频率相同，相位差保持恒定（即同步）称作相位锁定。

退出登录用户管理锁相环CD4046的原理详细介绍及应用电路作者：佚名来源：不详发布时间：2006-4-17 21:18:04 [收藏] [评论]锁相环CD4046的原理详细介绍及应用电路锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

图1压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

图2当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约1 00MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

CD4046CD4046引脚图锁相环芯片CD4046原理及特性过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。

当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

从比较器Ⅰ的输入和输出信号的波形（如图4所示）可知，其输出信号的频率等于输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。

从图中还可知，fout不一定是对称波形。

对相位比较器Ⅰ，它要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围为最大。

相位比较器Ⅱ是一个由信号的上升沿控制的数字存储网络。

它对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。

如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。

在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。

锁相环CD4046应用介绍：频率相等，相位同步也就是相位相差一个固定值锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（V CO）。

低通滤波器三部分组成，如图1所示。

压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16 脚双列直插式，各引脚功能如下：1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

CD4046中文资料锁相环CC4046为数字PLL，内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。

它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz，内部VCO 产生50% 占空比的方波，输出电平可与TTL电平或CMOS 电平兼容。

同时，它还具有相位锁定状态指示功能。

信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。

PDI由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率PDI由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为VDD/2，用以确定VCO的自由振荡频率。

通常输入信噪比以及固有频差较小时采用PDI，输入信噪比较高或固有频差较大时，采用PDⅡ。

R1 、R2、C确定VCO 频率范围。

R1控制最高频率，R2控制最低频率。

R2=∞时，最低频率为零。

无输入信号时，PDⅡ将VCO调整到最低频率。

锁相环CD4046的一个重要功能是：内部压迫、控振荡器的输出信号从第4脚输出后引至第3脚输入，与从第14脚输入的外部基准频率信号和相位的比较。

当两者频率相同时同，压控振荡器的频率能自动调整，直到与基准频率相同。

CD4046引脚图DC Supply Voltage 直流供电电压(VDD) −0.5 to +18 VDC Input Voltage输入电压(VIN) −0.5 to VDD +0.5 VDC Storage Temperature Range储存温度范围(TS) −65℃ to +150℃Power Dissipation功耗(PD)Dual-In-Line 普通双列封装700 mWSmall Outline 小外形封装500 mW焊接温度(TL)（焊接10秒）260℃Recommended Operating Conditions 建议操作条件：DC Supply Voltage 直流供电电压(VDD) 3 to 15 VDC Input Voltage输入电压(VIN) 0 to VDD VDC Operating Temperature Range工作温度范围(TA) −55℃ to +125℃符号引脚号名称功能PH1114相位比较器输入端（基准信号输入），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。