下载文档原格式
苏州市职业大学eda交通灯控制系统毕业论文设计苏州市职业大学eda交通灯控制系统毕业论文设计苏州市职业大学电子信息工程学院实训报告目录绪论- 1 - 摘要- 2 - 【EDA】- 2 - 【交通灯控制系统】- 2 - 【硬件仿真】- 2 - 第一章EDA 技术- 3 - 1.1 EDA技术简介- 3 - 1.2 EDA应用- 3 - 1.3 EDA技术设计方法- 3 - 1.3.1由底向上（Bottom-up）的设计方法- 3 - 1.3.2自顶向下（Top-down）的设计方法- 3 - 第二章交通灯控制系统简介- 5 - 2.1交通灯控制系统的应用场合- 5 - 2.2交通灯控制系统的系统构成- 5 - 2.3交通灯控制系统的作用- 6 - 第三章交通灯控制系统的设计- 7 - 3.1设计目的- 7 - 3.2设计要求- 7 - 3.2.1基本要求- 7 - 3.2.2附加要求- 7 - 3.3设计思路- 7 - 3.4设计流程图- 8 - 3.5、器件下载编程与硬件实现- 9 - 3.6设计步骤- 10 - 3.7实验结果及波形图- 10 - 3.7.1软件仿真图- 10 - 3.7.2硬件仿真- 11 - 第四章课程实训总结- 14 - 附录:- 15 - 参考文献- 18 - 绪论电子设计自动化（EDA）是近几年迅速发展起来的计算机软件、硬件和微电子技术交叉形成的现代电子设计技术，其含义已经不局限于在当初的类似Protel电路版图设计自动化的概念，目前EDA技术更多的是指芯片内部的电路设计自动化。
也就是说，开发人员完全可以通过自己设计电路来定制其芯片内部的电路功能，使之成为专用集成电路芯片，这就是当今的用户可编程逻辑器件（PLD）技术。
试验目的:随着社会经济的发展，城市交通问题越来越引起人们的关注。
人、车、路三者关系的协调，已成为交通管理部门需要解决的重要问题之一。
城市交通控制系统是用于城市交通数据监测、交通信号灯控制与交通疏导的计算机综合管理系统，它是现代城市交通监控指挥系统中最重要的组成部分。
摘要各种各样的信号是通信领域的重要组成部分，其中正弦波、三角波和方波等是较为常见的信号。
在科学研究及教学实验中常常需要这几种信号的发生装置。
为了实验、研究方便，研制一种灵活适用、功能齐全、使用方便的信号源是十分必要的。
本次关于产生三角波或其它任意波形的设计方案，不仅在理论和实践上都能满足实验的要求，而且具有很强的可行性。
该信号源的特点是：体积小、价格低廉、性能稳定、实现方便、功能齐全。
关键词：正弦波；三角波；FPGA；ABSTRACTVarious signal is an important part of telecommunication field, including sine wave, triangle wave and square-wave etc is more common signal. In scientific research and teaching experiment often need this several signal generator. In order to test, research is convenient, develop a flexible application, complete functions, use convenient source is very necessary.This about produce triangle wave andotner different kinds of waves of design scheme, not only in theory and in practice can satisfy experiment requirement, and has a strong feasibility. The signal features are: small volume, price cheap and stable performance and achieve convenient, complete function.Keywords: sine wave;Triangle wave;FPGA;目录摘要 01.前言 (2)2.FPGA工作原理 (3)3.FPGA基本特点 (4)4.系统设计 (5)4.1设计要求 (5)4.2总体设计方案 (5)4.2.1方案比较 (5)4.2.2系统组成及工作原理 (6)5.单元电路设计 (8)5.1输入模块设计 (8)5.2波形发生模块的设计 (8)5.3关于D/A转换模块的设计 (9)5.4滤波电路模块的设计 (10)6.软件设计与仿真 (11)6.1软件设计思路 (11)6.2系统仿真 (11)7.系统测试 (13)7.1测试使用的仪器 (13)7.2测试方法 (13)7.3指标测试和测试结果 (13)8.设计总结 (14)参考文献 (15)附录 (16)1.前言波形发生器是信号源的一种，它是具有信号源所具有的特点，更因它高的性能优势而备受人们青睐。
武汉轻工大学毕业设计(论文)毕业(论文)题目：基于EDA技术的数字示波器的设计姓名学号院（系）电气与电子信息工程专业电子信息工程指导教师2015年5月18日目录目录 (2)摘要 (I)ABSTRACT (II)第一章绪论 (1)1.1示波器概况 (1)1.2本示波器主要研究内容 (1)1.3数字示波器在国内外的发展现状 (2)1.4EDA技术的发展 (2)1.5VHDL硬件描述语言简介 (3)第二章系统总体方案 (4)2.1数字示波器的组成框图 (4)2.2系统的设计任务 (4)2.3示波器实现思路 (4)2.4硬件控制器方案论证 (5)2.5示波器的实时采样和等效采样 (6)2.6存储器的选择和水平移动扩展显示 (6)2.7输入被测信号的处理 (7)2.8示波器信号的采集和缓存 (7)第三章系统硬件设计 (8)3.1系统总体框图 (8)3.2前端电路模块 (8)3.3系统FPGA硬件电路的设计 (9)3.3.1实时采样电路 (9)3.3.2等精度测频电路 (14)3.4系统的电源电路 (17)第四章系统软件设计 (19)4.1系统软件结构图 (19)4.2FPGA程序设计 (19)4.3采样频率设置子程序 (20)4.4测量频率/占空比子程序 (22)4.5数据采集处理及显示子程序 (24)总结 (27)致谢 (28)参考文献 (29)基于EDA技术的数字示波器的设计摘要数字示波器是很常用的测量仪器，它可以用来观察、测量电路中的信号，还可以观察波型的频谱图，计算频率的噪声，是工程师不可缺少的常用工具。
随着电子科技技术的发展和电路的集成化，电路中信号的频率越来越高，因此对电路中波形的测量要求变得更高了，这就需要提高数字示波器的性能了。
现在市面上卖的高端数字示波器价格昂贵，为了满足一般的需求，本文采用FPGA和能到TI网站申请的样片设计本示波器。
本数字示波器的设计综合了EDA技术、FPGA器件的知识，EDA设计技术的主要特征就是采用硬件描述语言来完成设计。
武汉职业技术学院课程结业论文论文题目：DDS信号源的设计姓名：张高所在院系：电子信息工程学院班级：通信12303班学号：12013582指导教师：虞沧武汉职业技术学院二〇一三年十二月目录封面 (1)目录 (2)摘要 (3)第一章：操作步骤 (4)第二章：设计框图 (5)第三章：各功能的模块程序编译 (9)第四章：列出仿真波形 (15)小结 (16)致谢 (17)参考文献 (17)摘要DDS是一种以全数字从相位概念出发直接合成所需波形的一种频率合成技术。
目前使用最广泛的方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。
包含ds_fen,dds_rom，dds_sins三个模块。
广泛应用于通信，雷达，测控，电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到信号发生器。
综上所述，不论是在生产还是在科研与教学上，信号发生器都是电子工程师信号仿真试验的最佳工具。
随着现代电子技术的飞速发展，现代电子测量工作对信号发生器的性能提出了更高的要求，不仅要求能产生正弦信号源、脉冲信号源，还能根据需要产生函数信号源和高频信号源。
第一章操作步骤1．编写DDS--fen、DDS--sin、DDS--rom三个模块的VHDL源代码。
见附录。
2．代码编译无误后打包保存好。
3．做DDS信号源的顶层文件。
dds_fen模块根据需要生成的信号频率值，产生对应的时钟信号，是DDS设计的核心部分。
clk为系统时钟；clr为清零信号；datain为所需频率值。
该模块根据datain提供的频率值，产生对应的后续模块的时钟信号。
在后续正弦波产生模块中需要提供的时钟信号为所需频率值的64倍，通过相位累加即可得所需频率。
第二章设计框图（1）dds_fen元件：（1）dds_sin模块实现正弦波地址数据输出dds_sin元件：（３）d ds_rom元件：（４）根据三个模块以及输入输出器件做成DDS信号源顶层文件，如下图DDS信号源顶层文件图DDS信号源外部接口端口说明clk:系统时钟clr:清零信号datain[19..0]：设定频率值dataout[7..0]：频率输出4、锁引脚，如下所示clk：N2clr：N25datain：N26、P25、AE14、AF14、AD13、AC13、C13、B13、A13、N1、P1、P2、T7、U3、U4、V1、V2dataout：D25、J22、E26、E25、F24、F23、J21、J20上图为时钟引脚和开关引脚下图为扩展端口引脚5、完成顶层文件设计，锁好引脚并编译通过后，保存文件，连接DE2开发板。
EDA数字钟毕业设计第一篇：EDA数字钟毕业设计[ 标签：数字钟, eda ]1、设计一个能显示1/10秒、秒、分、时的12小时数字钟。
2、时钟源使用频率为0.1Hz的连续脉冲。
3、设置两个按钮，一个供“开始”及“停止”用，一个供系统“复位”用。
4、时钟显示使用数码管显示。
基于VHDL的多功能数字钟的设计EDA课程设计资料类别课程(专业)EDA 适用年级大学文件格式word+DLS 文件大小1725K 上传时间2008-10-10 20:57:00 预览文件无（只能预览文件中的部分内容）下载次数0内容简介：EDA课程设计基于VHDL的多功能数字钟的设计，共11页，6086字，附源程序。
摘要：介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。
在MAX+PLUSII开发环境中编译和仿真了所设计的程序，并在可编程逻辑器件上下栽验证。
仿真和验证结果表明，该设计方法切实可行。
EDA-时钟设计-基于Altera数字钟的实现:EDA课程设计基于VHDL的多功能数字钟的设计:EDA数字钟设计报告:资料包括：论文(12页2036字)图纸说明：中文摘要：数字钟学习的目的是掌握各类计数器及它们相连的设计方法；掌握多个数码管显示的原理与方法；掌握FPGA技术的层次化设计方法；掌握用VHDL语言的设计思想以及整个数字系统的设计。
此数字钟设计具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。
第二篇：eda数字钟程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clock IS PORT(EN :IN STD_LOGIC;数码管使能CLK:IN STD_LOGIC;时钟信号RST:IN STD_LOGIC;复位信号SEC_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);秒高位SEC_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);秒低位MIN_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);分高位MIN_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);分低位HOU_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);时高位HOU_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);时低位BEE:OUT STD_LOGIC);END clock;ARCHITECTURE behovior OF clock IS SIGNAL SEC_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL SEC_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL MIN_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL MIN_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL HOU_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL HOU_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL CY_MIN:STD_LOGIC;分进位SIGNAL CY_HOU:STD_LOGIC;时进位SIGNAL LOGO_1:STD_LOGIC;标志SIGNAL LOGO_2:STD_LOGIC;SIGNAL LOGO_3:STD_LOGIC;BEGIN MIAOLOW:PROCESS(CLK,RST,EN)BEGINIF(RST = '0')THENSEC_LOW <= “1000”;附给秒低位为8ELSIF(CLK'EVENT AND CLK = '1' AND EN = '1')THEN 检测时钟上升沿及数码管使能端IF(SEC_LOW = “1001”)THENSEC_LOW <= “0000”;ELSESEC_LOW <= SEC_LOW + “0001”;加一END IF;END IF;END PROCESS MIAOLOW;LOGO_1 <= SEC_LOW(3)AND SEC_LOW(0);SEC_01<= SEC_LOW;秒个位放8MIAOHIGH:PROCESS(CLK,RST)BEGINIF(RST = '0')THENSEC_HIGH <= “0101”;ELSIF(CLK'EVENT AND CLK = '1')THEN检测时钟上升沿IF(LOGO_1 = '1')THENIF(SEC_HIGH = “0101”)THENSEC_HIGH <= “0000”;CY_MIN <= '1';ELSESEC_HIGH <= SEC_HIGH + “0001”;加一CY_MIN <= '0';END IF;END IF;END IF;END PROCESS MIAOHIGH;SEC_1 <= SEC_HIGH;秒十位放5FENLOW:PROCESS(CY_MIN,RST,EN)BEGINIF(RST = '0')THEN 若复位位为0MIN_LOW <= “1000”;则分个位为8ELSIF(CY_MIN'EVENT AND CY_MIN = '1' AND EN = '1')THEN 检测时钟上升沿及数码管使能端IF(MIN_LOW = “1001”)THENMIN_LOW <= “0000”;ELSEMIN_LO W <= MIN_LOW + “0001”;加一END IF;END IF;END PROCESS FENLOW;LOGO_2 <= MIN_LOW(3)AND MIN_LOW(0);MIN_01 <= MIN_LOW;分个位放8FENHIGH:PROCESS(CY_MIN,RST)BEGINIF(RST = '0')THENMIN_HIGH <= “0101”;ELSIF(CY_MIN'EVENT AND CY_MIN = '1')THEN检测分进位上升沿IF(LOGO_2 = '1')THENIF(MIN_HIGH = “0101”)THEN若分十位为5MIN_HIGH <= “0000”;CY_HOU <= '1';时进位为1ELSEMIN_HIGH <= MIN_HIGH + “0001”;加一CY_HOU <= '0';END IF;END IF;END IF;END PROCESS FENHIGH;MIN_1 <= MIN_HIGH;分十位放5SHILOW:PROCESS(CY_HOU,RST,EN)BEGINIF(RST = '0')THENHOU_LOW <= “1001”;ELSIF(CY_HOU'EVENT AND CY_HOU = '1'AND EN = '1')THEN检测时进位上升沿及数码管使能端IF(HOU_LOW = “1001”)THEN若时低位为9HOU_LOW <= “0000”;ELSIF(HOU_HIGH = “0010” AND HOU_LOW = “0011”)THEN若时十位为2，个位为3HOU_LOW <= “0000”;ELSEHOU_LOW <= HOU_LOW + “0001”;加一END IF;END IF;END PROCESS SHILOW;LOGO_3 <= HOU_LOW(3)AND HOU_LOW(0);HOU_01 <= HOU_LOW;时个位放3SHIHIGH:PROCESS(CY_HOU,RST)BEGINIF(RST = '0')THENHOU_HIGH <= “0001”;ELSIF(CY_HOU'EVENT AND CY_HOU = '1')THEN检测时进位上升沿IF(HOU_HIGH = “0010” AND HOU_LOW = “0011”)THEN 若时十位为2，时个位为3HOU_HIGH <= “0000”;ELSIF(LOGO_3 = '1')THENHOU_HIGH <= HOU_HIGH + “0001”;加一END IF;END IF;END PROCESS SHIHIGH;BEE_CLOCK:PROCESS(CLK)BEGINIF(CLK'EVENT AND CLK = '1')THEN检测时钟上升沿IF(SEC_HIGH = “0101” AND SEC_LOW = “1001”AND MIN_HIGH = “0101” AND MIN_LOW = “1001”)THENBEE <= '1';ELSEBEE <= '0';END IF;END IF;END PROCESS BEE_CLOCK;HOU_1 <= HOU_HIGH;时十位放2END behovior;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clock1 IS PORT(EN :IN STD_LOGIC;CLK:IN STD_LOGIC;RST:IN STD_LOGIC;SEC_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);SEC_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);MIN_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);MIN_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);HOU_1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);HOU_01 :OUT STD_LOGIC_VECTOR(3 DOWNTO 0);BEE:OUT STD_LOGIC);END clock1;ARCHITECTURE behovior OF clock1 IS SIGNAL SEC_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL SEC_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL MIN_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL MIN_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL HOU_HIGH:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL HOU_LOW:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL CY_MIN:STD_LOGIC;SIGNAL CY_HOU:STD_LOGIC;SIGNAL LOGO_1:STD_LOGIC;SIGNAL LOGO_2:STD_LOGIC;SIGNAL LOGO_3:STD_LOGIC;BEGIN MIAOLOW:PROCESS(CLK,RST,EN)BEGINIF(RST = '0')THENSEC_LOW <= “1000”;ELSIF(CLK'EVENT AND CLK = '1' AND EN = '1')THEN IF(SEC_LOW = “1001”)THENSEC_LOW <= “0000”;ELSESEC_LOW <= SEC_LOW + “0001”;END IF;END IF;END PROCESS MIAOLOW;LOGO_1 <= SEC_LOW(3)AND SEC_LOW(0);SEC_01<= SEC_LOW;MIAOHIGH:PROCESS(CLK,RST)BEGINIF(RST = '0')THENSEC_HIGH <= “0101”;ELSIF(CLK'EVENT AND CLK = '1')THENIF(LOGO_1 = '1')THENIF(SEC_HIGH = “0101”)THENSEC_HIGH <= “0000”;CY_MIN <= '1';ELSESEC_HIGH <= SEC_HIGH + “0001”;CY_MIN <= '0';END IF;END IF;END IF;END PROCESS MIAOHIGH;SEC_1 <= SEC_HIGH;FENLOW:PROCESS(CY_MIN,RST,EN) BEGINIF(RST = '0')THENMIN_LOW <= “1000”;ELSIF(CY_MIN'EVENT AND CY_MIN = '1' AND EN = '1')THEN IF(MIN_LOW = “1001”)THENMIN_LOW <= “0000”;ELSEMIN_LOW <= MIN_LOW + “0001”;END IF;END IF;END PROCESS FENLOW;LOGO_2 <= MIN_LOW(3)AND MIN_LOW(0);MIN_01 <= MIN_LOW;FENHIGH:PROCESS(CY_MIN,RST)BEGINIF(RST = '0')THENMIN_HIGH <= “0101”;ELSIF(Cy_MIN'EVENT AND CY_MIN = '1')THENIF(LOGO_2 = '1')THENIF(MIN_HIGH = “0101”)THENMIN_HIGH <= “0000”;CY_HOU <= '1';ELSEMIN_HIGH <= MIN_HIGH + “0001”;CY_HOU <= '0';END IF;END IF;END IF;END PROCESS FENHIGH;MIN_1 <= MIN_HIGH;SHILOW:PROCESS(CY_HOU,RST,EN)BEGINIF(RST = '0')THENHOU_LOW <= “1001”;ELSIF(CY_HOU'EVENT AND CY_HOU = '1' AND EN = '1')THEN IF(HOU_LOW = “1001”)THENHOU_LOW <= “0000”;ELSIF(HOU_HIGH = “0010” AND HOU_LOW = “0011”)THENHOU_LOW <= “0000”;ELSEHOU_LOW <= HOU_LOW + “0001”;END IF;END IF;END PROCESS SHILOW;LOGO_3 <= HOU_LOW(3)AND HOU_LOW(0);HOU_01 <= HOU_LOW;SHIHIGH:PROCESS(Cy_HOU,RST)BEGINIF(RST = '0')THENHOU_HIGH <= “0001”;ELSIF(CY_HOU'EVENT AND CY_HOU = '1')THENIF(HOU_HIGH = “0010” AND HOU_LOW = “0011”)THEN HOU_HIGH <= “0000”;ELSIF(LOGO_3 = '1')THENHOU_HIGH <= HOU_HIGH + “0001”;END IF;END IF;END PROCESS SHIHIGH;BEE_CLOCK:PROCESS(CLK)BEGINIF(CLK'EVENT AND CLK = '1')THENIF(SEC_HIGH = “0101” AND SEC_LOW = “1001”AND MIN_HIGH = “0101” AND MIN_LOW = “1001”)THENBEE <= '1';ELSEBEE <= '0';END IF;END IF;END PROCESS BEE_CLOCK;HOU_1 <= HOU_HIGH;END behovior;第三篇：EDA数字钟课程设计课程设计报告设计题目：用VHDL语言实现数字钟的设计班级：电子1002班学号：20102625 姓名：于晓指导教师：李世平、李宁设计时间：2012年12月摘要数字钟是一种用数字电路技术实现时、分、秒计时的钟表。
![毕业设计(论文)-基于eda技术的交通控制器的设计[管理资料]](https://img.taocdn.com/s1/m/baf6cf159b89680202d82564.png)
本科毕业论文论文题目：基于EDA技术的交通控制器的设计学生姓名：学号：专业：电子信息科学与技术指导教师：学院：年月日本科毕业设计设计题目：基于EDA技术的交通控制器的设计学生姓名：学号：专业：电子信息科学与技术指导教师：学院：年月日毕业论文（设计）内容介绍目录中文摘要 (1)英文摘要 (1)一、引言 (2)二、交通控制器用到的理论知识 (2)(一) EDA 技术 (2)(二) VHDL语言 (4)(三) QUARTUS II (5)（四）硬件FPGA (7)三、交通控制器的设计 (9)（一）系统设计要求 (9)（二）系统设计方案 (10)（三）主要VHDL源程序析 (13)(四) 系统仿真 (18)(五) 设计总结 (18)四、参考文献 (19)五、附录 (20)基于EDA技术的交通控制器设计摘要：实现路口交通灯系统控制的方法很多，可以用标准逻辑器件、可编程序控制器PLC、单片机等方案来实现。
但是这些控制方法的功能修改及调试都需要硬件电路的支持，在一定程度上增加了设计难度。
采用EDA技术，应用VHDL 硬件电路描述语言实现交通灯系统控制器的设计，利用QUARTUS II集成开发环境进行综合、仿真，并下载到CPLD可编程逻辑器件中，完成系统的控制作用。
该灯控制逻辑逻辑可实现3种颜色灯的交替点亮、时间的倒计时，指挥车辆和行人安全通行[1]关键词：EDA; FPGA; 交通控制器中图分类号：B03Traffic controller design based on EDATechnologiesAbstract: A lot of devices, such as standard logic device, PLC(Programmable Logic Controller), single chip microcomputer, etc, can be used in the design of traffic light system. However,debugging and adjueting the circuits based on these devices require hardware supperts. In some sense it complicates the design procedure. In this article,VHDL is applied in designing the system and the logic functions is achieved by CPLD. The code is synthesized, simulated ang then downloaded into the CPLD by QUARTUS II. The control logic of the system can change the color of traffic lights alterbately and has the function of countdown, thus it can be command vehicles and people on the road.Keywords: EDA; FPGA; traffic controller一、引言城市交通是城市活动的重要组成部分,犹如人体的动脉,维系着整个城市的正常运转。
本科生毕业论文基于EDA的多功能数字电子钟的设计仿真研究独创性声明本人郑重声明：所呈交的毕业论文（设计）是本人在指导老师指导下取得的研究成果。
除了文中特别加以注释和致谢的地方外，论文（设计）中不包含其他人已经发表或撰写的研究成果。
与本研究成果相关的所有人所做出的任何贡献均已在论文（设计）中作了明确的说明并表示了谢意。
签名：年月日授权声明本人完全了解许昌学院有关保留、使用本科生毕业论文（设计）的规定，即：有权保留并向国家有关部门或机构送交毕业论文（设计）的复印件和磁盘，允许毕业论文（设计）被查阅和借阅。
本人授权许昌学院可以将毕业论文（设计）的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编论文（设计）。
本人论文（设计）中有原创性数据需要保密的部分为（如没有，请填写“无”）：签名：年月日指导教师签名：年月日摘要本设计利用大规模集成电路CPLD，设计了多功能数字电子钟，由于采用了层次化结构化设计方法，将其分成若干个功能模块设计、仿真、调试，最后将各功能模块组合起来联试。
设计采用VHDL硬件描述语言实现，时间显示采用八位LED数码管显示。
该数字电子钟可直接清零，对“时”和“分”进行修改校正，还可实现整点报时，整点报时的同时LED灯花样显示。
关键词：CPLD；多功能数字电子钟；VHDLABSTRACTUsing large-scale integrated circuit CPLD, designs a multifunctional digital electric clock, as a result of using the hierarchical structure design method, it will be divided into several functional modules to design, simulate, and debug, and finally combine these functional modules to test and run. This design uses the VHDL hardware description language, the time display uses eight LED digital tube to display. This digital electric clock can be directly reseted, it can modify"hour" and "minute". It also can reach integral point to alert , at the same time, the LED lights lighten by turn.Key words:CPLD; a multifunctional digital electric clock; VHDL目录1前言 (1)CPLD器件介绍 (1)VHDL语言介绍 (1)MAX+plusII开发工具介绍 (2)2 设计的要求、目的及硬件要求 (4)设计要求（数字电子钟的功能） (4)设计目的 (4)硬件要求 (4)3 设计原理 (5)4 系统设计 (7)系统的顶层图 (7)实验连线 (8)分、秒计数器模块 (8)小时计数器模块 (8)扬声器及彩灯声光报警模块 (11)时间数据扫描分时选择模块 (13)LED显示驱动功能 (14)5 数字电子钟VHDL文本 (15)6 系统调试与性能分析 (26)仿真波形 (26)下载及调试 (32)性能分析 (33)总结 (34)参考文献 (35)致谢 (36)1前言CPLD器件介绍CPLD复杂可编程逻辑器件，是由PAL和GAL器件发展出来的逻辑器件，相比之下它具有规模较大，结构较复杂的特点，属于大规模数字集成电路的范畴。
摘要《EDA技术》是电子信息科学与技术专业学生在电子技术实验技能方面综合性质的实验训练课程，其目的和任务是通过一周的时间，让学生掌握EDA的基本方法，熟悉一种EDA软件（VHDL），并能利用EDA软件设计一个电子技术综合问题，为以后进行工程实际问题的研究打下设计基础。
关键词：EDA；VHDL；实验设计Abstract"EDA technology" is the electronic Information Science and Technology students test the integrated nature of training courses in electronic technology experiment skills, their purpose and mission through the week, so that students master the basic method of EDA, a familiar EDA software (VHDL ), and can use EDA software to design an integrated electronic technical issues, and lay the foundation for future research designed to make practical engineering problems.Keywords: EDA; VHDL; experimental design目录摘要 (I)Abstract (II)第1章绪论 (1)1.1 概述 (1)1.2 课题设计主要内容 (1)第2章开发工具简介 (2)2.1 EDA、VHDL简介 (2)2.2 方案论证 (3)2.2.1 乒乓游戏机的功能 (3)2.2.2 乒乓游戏机设计思路 (3)2.3 乒乓球各模块的设计 (4)2.3.1 控制模块的设计 (4)2.3.2 送数据模块的设计 (8)2.3.3 产生数码管片选信号模块的设计 (9)2.3.4 7段译码器模块的设计 (10)第3章设计结果与分析 (12)3.1 系统的波形仿真 (12)3.2 乒乓游戏机顶层电路图 (13)结论 (15)参考文献 (16)第1章绪论1.1 概述20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
武汉职业技术学院《EDA技术》课程结业论文论文题目：按键输入电路设计姓名：付昊所在院系：电子信息工程学院班级：电信12304班学号：12012830指导教师：虞沧武汉职业技术学院二〇一四年六月目录第一章EDA技术简介与VHDL语言第二章设计方法与步骤第三章设计程序及说明第四章程序仿真和验证摘要人类文明已进入到高度发达的信息化社会。
信息化社会的发展离不开电子信息产品开发技术、产品品质的提高和进步。
电子信息产品随着科学技术的进步，其电子器件和设计方法更新换代的速度日新月异。
实现这种进步的主要原因就是电子设计技术和电子制造技术的发展，其核心就是电子设计自动化（EDElectronic Design Automation）技术，EDA技术的发展和推广应用又极大地推动了电子信息产业的发展。
为保证电子系统设计的速度和质量，适应“第一时间推出产品”的设计要求，EDA技术正逐渐成为不可缺少的一项先进技术和重要工具。
目前，在国内电子技术教学和产业界的技术推广中已形成“EDA 热”,完全可以说，掌握EDA技术是电子信息类专业学生、工程技术人员所必备的基本能力和技能。
本设计主要利用VHDL硬件描述语言在EDA平台Quartus II上设计一个4×4阵列键盘扫描电路，将行扫描信号输入阵列键盘，读取列信号的值，输出按键编码，从而判断出按键按下的位置。
并且使用Modelsim软件进行模拟仿真，下载到EDA实验箱进行硬件证。
关键词：EDA VHDL语言 4×4阵列键盘扫描第一章EDA技术简介与VHDL语言1.1 EDA技术简介1.1.1 EDA技术含义EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
南京理工大学EDA设计（Ⅰ）实验报告作者: 学号：学院(系):专业:指导老师：实验日期：实验一单级放大电路的设计与仿真一、实验目的1.掌握放大电路静态工作点的调整和测试方法。
2.掌握放大电路的动态参数的测试方法。
3.观察静态工作点的选择对输出波形及电压放大倍数的影响。
二、实验内容1.设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz(幅度1mV) ，负载电阻5.1kΩ，电压增益大于50。
2. 调节电路静态工作点(调节电位计)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
3.调节电路静态工作点(调节电位计)，使电路输出信号不失真，并且幅度最大。
在此状态下测试：电路静态工作点值；电路的输入电阻、输出电阻和电压增益；电路的频率响应曲线和fL、fH值。
三、实验要求1.设计一个分压偏置的单管电压放大电路，要求信号源频率5kHz(幅度1mV) ，负载电阻5.1kΩ，电压增益大于50。
2.调节电路静态工作点(调节电位计)，观察电路出现饱和失真和截止失真的输出信号波形，并测试对应的静态工作点值。
3.调节电路静态工作点(调节电位计)，使电路输出信号不失真，并且幅度最大。
在此状态下测试：电路静态工作点值；电路的输入电阻、输出电阻和电压增益；电路的频率响应曲线和fL、fH值。
四、实验步骤一．单级放大电路原理图二．放大电路静态工作点分析1、饱和失真（饱和失真。
滑动变阻器调到0%，信号源电压10mV）2）静态工作点参数Ib=76.18012u Ic=819.25941m Uce=63.17805m2、截止失真（截止失真。
滑动变阻器调到100%，信号源电压50mV）3.不失真Ib=5.58529u Ic=615.31797u Uce=3.35120 Ube=617.74726m三、测量输入输出电阻和电压增益1、输入电阻输入电阻实验值：R i =U i /I i =10mV/2.522uA=3.965k Ω2、输出电阻输出电阻实验值：R 0=U 0/I 0=10mV/1.404μA=7.122K Ω3、电压增益电压增益测量值：Au=68.924 四、电路的频率特性由图可知，f L=350.6399Hz f H=7.9519MHz实验小结：由数据分析知，此次试验存在较小误差，但是在误差允许的范围之内。
郑州轻院轻工职业学院专科毕业设计（论文）题目基于FPGA的数字秒表设计学生姓名陈永超专业班级光电子技术学号0906010232系别机电工程系指导教师张明洋完成时间 2011 年 1 月 2 日ＥＤＡ技术在电子线路设计中的应用摘■■要电子设计的必由之路是数字化，这已成为共识。
EDA技术是伴随着计算机、集成电路、电子系统的设计发展起来的。
电子技术和计算机技术的不断发展，在涉及通信、国防、航天、工业自动化、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升，它已成为当今电子技术发展的前沿之一。
20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
本文首先阐EDA技术的基本概念和发展过程，并通过实例介绍EDA技术在电子设计中的应用。
关键词■■EDA技术概述/电子线路设计/EDA技术的发展The rapid development of the EDA technologyABSTRACTElectronic Design is the comonly way to digital, which has become the consensus. Electronic products are being carried out at an unprecedented rate of innovation, mainly large-scale programmable logic devices in a wide range of applications. Especially in the current semiconductor technology has reached the level of deep sub-micron chip integration of high-reach stem megabits, the clock frequency to the stem MHz is also more than the development of the median data of several billion times per second, the future integrated circuit technology will be the development trend of system-on-chip SOC. In order to achieve on-chip system-on-chip programmable complex programmable logic device (CPLD) and field programmable gate array (FPGA) will become the future design of electronic systems, a direction of development. Therefore, the development of electronic design technologies to today, will face even greater significance in another breakthrough, FPGA on the basis of a wide range of EDA applications.EDA technology concepts:EDA is the electronic design automation, as it is just a new technology developed, involving a wide range of content-rich, understanding of different, so there is no one precise definitiKEY WORDS■■EDA technology,Electronic Design, EDA technology concept前言在数字化的道路上，电子技术经历了一系列重大的变革。
从应用小规模集成电路构成电路系统，到广泛地应用微控制器或单片机(MCU)，在电子系统设计上发生了具有里程碑意义的飞跃。
电子产品正在以前所未有的速度进行着革新，主要表现在大规模可编程逻辑器件的广泛应用。
特别在当前，半导体工艺水平已经达到深亚微米，芯片的集成高达到干兆位，时钟频率也在向干兆赫兹以上发展，数据传输位数达到每秒几十亿次，未来集成电路技术的发展趋势将是SOC(System 0h aCh5p)片上系统。
从而实现可编程片上系统芯片CPU(复杂可编程逻辑器件)和5PGA(现场可编程门阵列)必将成为今后电子系统设计的一个发展方向。
所以电子设计技术发展到今天，又将面临另一次更大意义的突破，而EDA(电子设计自动化)技术在电子产品设计上的应用地日渐突出.一、EDA技术概述1、EDA技术的概念: EDA是电子设计自动化(E1echonics Des5p AM·toM60n)的缩写。
由于它是一门刚刚发展起来的新技术，涉及面广，内容丰富，理解各异，所以目前尚无一个确切的定义。
但从EDA技术的几个主要方面的内容来看，可以理解为：EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。
可以实现逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化，逻辑布局布线、逻辑仿真。
完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形集成电子系统或专用集成芯片。
2、EDA技术的发展大致可以分为三个发展阶段。
20世纪70年代的CAD(计算机辅助设计)阶段：这一阶段的主要特征是利用计算机辅助进行电路原理图编辑，PCB 布同布线，使得设计师从传统高度重复繁杂的绘图劳动中解脱出来。
20世纪80年代的QtE(计算机辅助工程设计)阶段：这一阶段的主要特征是以逻辑摸拟、定时分析、故障仿真、自动布局布线为核心，重点解决电路设计的功能检测等问题，使设计而能在产品制作之前预知产品的功能与性能。
20世纪90年代是EDA(电子设计自动化)阶段：这一阶段的主要特征是以高级描述语言，系统级仿真和综合技术为特点，采用“自顶向下”的设计理念，将设计前期的许多高层次设计由EDA工具来完成。
EDA是电子技术设计自动化，也就是能够帮助人们设计电子电路或系统的软件工具。
该工具可以在电子产品的各个设计阶段发挥作用，使设计更复杂的电路和系统成为可能。
在原理图设计阶段，可以使用EDA中的仿真工具论证设计的正确性；在芯片设计阶段，可以使用EDA中的芯片设计工具设计制作芯片的版图：在电路板设计阶段，可以使用EDA 中电路板设计工具设计多层电路板。
特别是支持硬件描述语言的EDA工具的出现，使复杂数字系统设计自动化成为可能，只要用硬件描述语言将数字系统的行为描述正确，就可以进行该数字系统的芯片设计与制造。
3、EDA技术的基本特征:EDA代表了当今电子设计技术的最新发展方向，利用EDA 工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程在汁算机上自动处理完成。
设计者采用的设计方法是一种高层次的”自顶向下”的全新设计方法，这种设汁方法首先从系统设计人手，在顶层进行功能方框图的划分和结构设计。
在方框图一级进行仿真、纠错．并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行驶证。
然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路(ASIC)。
设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。
由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避免设计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次性成功率。
4、EDA技术的应用:电子EDA技术发展迅猛，逐渐在教学、科研、产品设计与制造等各方面都发挥着巨大的作用。
在教学方面：几乎所有理工科(特别是电子信息)类的高校都开设了EDA课程。
在科研方面：主要利用电路仿真工具进行电路设计与仿真；利用虚拟仪器进行产品调试；将O)LI)／FPGA器件的开发应用到仪器设备中。
从高性能的微处理器、数字信号处理器一直到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期的计算机模拟仿真、产品调试，而且也在Pcb印制板的制作、电子设备的研制与生产、电路板的焊接、朋比的制作过程等有重要作用。
可以说电子EDA 术已经成为电子工业领域不可缺少的技术支持。
5、EDA技术发展趋势: EDA技术在进入21世纪后，由于更大规模的FPGA和凹m 器件的不断推出，在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断更新、增加，使电子EDA技术得到了更大的发展。
电子技术全方位纳入EDA领域，EDA使得电子领域各学科的界限更加模糊，更加互为包容，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。
随着半导体技术、集成技术和计算机技术的迅猛发展，电子系统的设计方法和设计手段都发生了很大的变化。
可以说电子EDA技术是电子设计领域的一场革命。
传统的“固定功能集成块十连线”的设计方法正逐步地退出历史舞台，而基于芯片的设计方法正成为现代电子系统设计的主流。
作为高等院校有关专业的学生和广大的电子工程师了解和攀握这一先进技术是势在必行，这不仅是提高设计效率的需要，更是时代发展的需求，只有攀握了EDA技术才有能力参与世界电子工业市场的竞争，才能生存与发展。
随着科技的进步，电子产品的更新日新月异，EDA技术作为电子产品开发研制的源动力，已成为现代电子设计的核心。
所以发展EDA技术将是电子设计领域和电子产业界的一场重大的技术革命，同时也对电类课程的教学和科研提出了更深更高的要求。
