下载文档原格式
基于FPGA的延时块LMS均衡器的设计与实现
裴亮锋;陈自力
【期刊名称】《计算机测量与控制》
【年(卷),期】2013(21)1
【摘要】码间干扰是影响无人机数据链高速传输的重要因素之一；为了减小码间干扰对数据链的影响,提高数据链的通信速度,文章在LMS算法的基础上,分析并设计具有并行处理功能的延时块LMS均衡器,利用verilog HDL完成了该算法在FPGA上的实现；仿真结果表明均衡器能有效地减少数据链中的码间干扰,通信速度提高一倍,这为以后研究设计更高速均衡器打下了基础.
【总页数】4页(P184-187)
【作者】裴亮锋;陈自力
【作者单位】军械工程学院,石家庄 050003;军械工程学院,石家庄 050003
【正文语种】中文
【中图分类】TP302
【相关文献】
1.采用FPGA实现基于LMS算法的自适应均衡器的设计研究 [J], 金健;陈涛
2.基于FPGA的分数间隔预测判决反馈均衡器的设计与实现 [J], 霍亚娟;葛临东;王彬
3.基于DDLMS算法的信道均衡器的FPGA实现 [J], 白勇博;陈自力;祁栋升
4.基于FPGA的数字音响均衡器的设计与实现 [J], 宋庆恒;周滔顺;殷富有
5.基于FPGA的FSE-CMA盲均衡器设计与实现 [J], 郭业才; 李峰; 万逸儒; 胡峥
因版权原因，仅展示原文概要，查看原文内容请购买。
2011年3月1日第34卷第5期现代电子技术Modern Electronics TechniqueMar.2011Vol.34No.5基于FPGA 高速并行采样技术的研究洪 萌,耿相铭(上海交通大学电子工程系,上海 200240)摘 要:介绍一种基于四通道ADC 的高速交错采样设计方法以及在FP GA 平台上的实现。
着重阐述四通道高速采样时钟的设计与实现、高速数据的同步接收以及采样数据的校正算法。
实验及仿真结果表明,同步数据采集的结构设计和预处理算法,能良好抑制并行ADC 输出信号因相位偏移、时钟抖动等造成的失配误差。
关键词:交错采样;高速采样时钟;同步接收;信号处理中图分类号:TN911234 文献标识码:A 文章编号:10042373X (2011)0520180203R esearch of High 2speed Parallel Sampling T echnology B ased on FPG AHON G Meng ,GEN G Xiang 2ming(Shanghai Jiaotong University ,Shanghai 200240,China )Abstract :The design method of a high 2speed interleaved sampling system based on four 2channel analog 2to 2digital con 2verter (ADC )and its realization on Virtex 25FP GA platform of Xilinx are introduced.The design of four 2channel high 2speed sampling clock ,the synchronus receiving method of high 2speed data and correction algorithm of sampling data are emphasized.Simulation results indicate that the structural design of the synchronus data sampling system and the pre 2processing algorithm can suppress the mismatch error of parallel ADC output signal ,which is caused by phase deviation and clock jittering.K eywords :time 2interleaved sampling ;high 2speed sampling clock ;synchronous reception ;signal processing收稿日期:20102102210 引 言高速、超宽带信号采集技术在雷达、天文和气象等领域应用广泛。
基于FPGA 的高速实时数据采集系统设计皮代军,张海勇,叶显阳,秦水介(贵州大学光电子技术及应用重点实验室 贵州贵阳 550025)摘 要:设计一款基于FPG A 的高速实时数据采集系统,该系统采用FP GA 作为控制器,主要完成通道选择控制及增益设置、A /D 转换控制、数据缓冲异步FIF O 三部分功能。
系统采用V erilog HD L 语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FP GA 内部自带的RA M 设计16位的FIF O,实现数据的缓冲存储。
这种基于FP GA 的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度。
系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能。
关键词:数据采集系统;FP GA ;DSP ;F IFO中图分类号:T N402 文献标识码:B 文章编号:1004-373X(2009)06-012-03Design of High Speed Rea-l time Data Acquisition System Based on FPGAP I Daijun,Z HA N G H aiy ong,YE Xiany ang ,QIN Shuijie(Laborat ory f or Phot oelect ric T echno logy and Application,Guizho u Uni v ersity ,Guiyang,550025,China)Abstract :A hig h speed r ea-l time data acquisit ion sy stem based o n a F PG A is desig ned in this paper.T his system co mbines three functio ns of the channel selectio n to contro l and gain setting,A/D swit ching contr ol,and the data buffering asy nchro no us FIF O by using a FP GA as the contro ller of a data acquisition sy stem.T he channel choo sing and g ain setting of a pr og rammable gain amplifier co uld be realized thro ug h the so ftwar e pr og ramming contro lling hardw are by using the Ver ilog H DL lang uag e.A 16-bit FIF O is designed t o acco mplish the data buffering memor y using t he inter nal R AM in a F PGA.T he plan of synchro -nized acquisition and the r ea-l time r ead data based on FP GA impro ves the system speed o f dat a acquisitio n and the t ransmis -sio n.T he simulation results sho w that the designed hig h speed rea-l t ime data acquisition system has goo d functions.Keywords :data acquisition system;FPG A ;DSP ;FI FO收稿日期:2008-07-28基金项目:国家自然科学基金资助项目(60666001)0 引 言随着信息技术的飞速发展,各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。
基于LMS自适应算法的电力载波高速数据采集模块的研究作者：刘积鸿来源：《电子世界》2013年第11期【摘要】本论文旨在研究一种新式电力载波数据采集模块，该模块用于解决电力载波测量过程中的电压、电流、温度等实时数据的传输瓶颈问题。
本文在分析自适应LMS算法结构的基础上，以FPGA为控制核心，采用一种基于流水线操作和并行结构的自适应LMS算法的设计，完成采集模块的硬件层高速数据传输。
本文最后用Hspice仿真工具对硬件电路进行了仿真，仿真结果表明，实时检测数据的传输延时小于2ms，可以很好的满足载波测量过程的信号预处理需求，同时保证了系统控制的灵活性。
【关键词】LMS算法；并行流水线；verilog-XL功能时序；Hspice仿真1.引言本论文旨在研究一款新式电力载波数据采集模块，用于解决传统模块的数据传输速率受限问题。
采集模块以Alter公司的EP2C35系列的FPGA为核心，进行基于LMS自适应算法的研究和设计工作，整个采集模块分为存储模块、权值计算模块、调整误差计算模块和总控制模块4部分，实现对采集过程中的电压、电流、温度等实时数据的高速传输，仿真表明：该采集模块可以很好的满足对信号预处理数据传输的需要，可实现对电力设备的运行环境进行综合分析。
在高速数字信号采集、处理领域，现场可编程逻辑器件（FPGA）处理器起着越来越重要的作用，作为算法实现的硬件基础和实时性保证，目前FPGA技术的高速发展，已具备了在一FPGA芯片中嵌入整个或大部分数字系统的条件。
自适应数据采集（Adaptive Data Acquisition）主要研究一类结构可变的数据采集方法，可以通过自身与外界环境的接触来改善数据采集的性能，以达到理想的数据采集速度和精度。
本文依据数据采集模块的实现原理，运用Cadence的设计软件，设计了一款性能、时序、功耗整体符合设计要求的采集模块。
首先配置了一个具有NIOSⅡ软核处理器、存储器、通用I/O口、定时器和通讯接口，组成一个片上采集Soc系统模块。
基于FPGA的高速数据采集及分析FPGA（现场可编程门阵列）是一种基于硬件逻辑配置的可编程电路芯片，具有高度的灵活性和性能优势，被广泛应用于高速数据采集及分析领域。
在本文中，我们将介绍FPGA在高速数据采集及分析中的优势和应用。
首先，FPGA具备高速采集能力。
由于FPGA的硬件并行性和高度可定制的特性，它可以同时处理多个数据流和通道，实现高速的数据采集。
FPGA内置的时钟管理模块和高速IO接口可以实现对高速数据的快速采样和传输，使得FPGA成为高速数据采集系统中不可或缺的核心组件。
其次，FPGA具备实时的数据处理能力。
FPGA内部的硬件逻辑可以根据实际需求进行定制，实现针对特定应用场景的数据处理算法。
与传统的软件算法相比，FPGA可以并行处理大量的数据，实现实时的数据处理和分析。
这对于需要快速响应的实时应用非常重要，例如雷达信号处理、医学图像处理等。
此外，FPGA还具有低延迟的特性。
FPGA采用硬件描述语言进行编程，可以直接在硬件层面上实现数据处理算法，避免了软件层面的中间环节和延迟。
由于硬件级别的并行处理能力，FPGA可以实时响应来自外部传感器的数据，减少数据传输和处理的延迟时间，提高系统的实时性。
在高速数据采集及分析应用中，FPGA可以用于数据预处理、数据压缩和数据加速等方面。
在数据预处理方面，FPGA可以进行数据的滤波、采样率变换和数据校正等操作，提高数据质量和可靠性。
在数据压缩方面，FPGA可以采用各种算法（如哈夫曼编码、小波变换等）进行数据压缩，减少数据存储和传输的成本。
在数据加速方面，FPGA可以进行并行计算和加速算法的硬件实现，提高数据处理的速度和效率。
除了上述应用，FPGA在高速数据采集及分析领域还可以用于实时图像处理、机器学习加速和高性能计算等方面。
例如，FPGA可以用于实时视频图像的处理和分析，实现目标检测、跟踪和识别等功能。
同时，FPGA可以配置深度学习算法进行机器学习任务的加速，提高算法的执行效率。
![一种基于FPGA的多通道同步实时高速数据采集系统[实用新型专利]](https://img.taocdn.com/s1/m/225aeb310640be1e650e52ea551810a6f524c8de.png)
(19)中华人民共和国国家知识产权局(12)实用新型专利(10)授权公告号 (45)授权公告日 (21)申请号 201921464094.2(22)申请日 2019.09.05(73)专利权人 山西宜嘉程科技有限公司地址 030000 山西省太原市山西综改示范区太原学府园区科技街9号丹阳科技大厦12层1208室(72)发明人 郭小宽 (51)Int.Cl.G05B 19/042(2006.01)(54)实用新型名称一种基于FPGA的多通道同步实时高速数据采集系统(57)摘要本实用新型公开了一种基于FPGA的多通道同步实时高速数据采集系统，包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接，针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，本实用新型公开一种基于FPGA的16通道高精度同步实时高速采集系统，采用FPGA控制AD7609在转换期间读取数据的传输方式，使系统能够达到200kHz采样率。
权利要求书1页 说明书5页 附图1页CN 210514976 U 2020.05.12C N 210514976U1.一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述数据前采集前端处理模块、晶振模块和电源模块的输出端分别连接FPGA核心控制模块的输入端，所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接。
基于FPGA的高速数据采集与处理系统研究近年来，随着科技的不断发展和进步，以及信息化时代的到来，传统的数据采集与处理方式已经无法满足日益增长的数据处理需求，而基于FPGA的高速数据采集与处理系统成为了一种重要的选择。
本文将从以下几个方面探讨基于FPGA的高速数据采集与处理系统的研究。
一、FPGA的基本概念与特点FPGA全称为Field Programmable Gate Array，即现场可编程门阵列。
它是一种可编程逻辑器件，具有灵活性高、可重复编程、性能优异等特点。
FPGA的基本结构由可编程逻辑单元、可编程连线资源和I/O单元组成。
其中，可编程逻辑单元用于实现逻辑运算，可编程连线资源用于连接不同逻辑单元，I/O单元则用于与外部设备进行数据交互。
FPGA的工作原理是通过将Verilog或VHDL等高级语言代码编译成二进制文件，然后通过下载到FPGA芯片中实现功能。
FPGA具有灵活性高、可重复编程、性能优异等特点，如在数据采集和处理中，由于采集数据来源的差异性和复杂性，需要对采集和处理过程进行实时控制，使用FPGA可实现强大的实时控制能力，能够将数据采集与处理相结合，达到高效、稳定和可靠的数据处理效果。
二、基于FPGA的高速数据采集采集数据是数据处理的第一步，准确且高效的数据采集对于后续的数据处理具有至关重要的意义。
在基于FPGA的高速数据采集系统中，通常采用DMA（Direct Memory Access）方式实现高速数据传输，以便实现高效的数据采集。
DMA是一种数据传输方式，其不需要CPU的介入，直接将数据从外部设备读写到内存中，从而有效提高数据采集速度和效率。
在基于FPGA的数据采集系统中，通常在FPGA外加一块高速缓存，通过DMA方式，在缓存区内进行前端数据的处理和分包，然后再通过FPGA与下一段处理单元进行数据交互。
三、基于FPGA的高速数据处理基于FPGA的高速数据处理是本文的重点。
数据处理是对采集到的数据进行计算、分类、过滤、压缩等处理操作，直接决定了数据处理的质量和效率。
基于FPGA的多通道高速数据采集系统纪大伟;徐抒岩;胡君;曹小涛;穆欣【期刊名称】《仪表技术与传感器》【年(卷),期】2011(000)012【摘要】为了实时监测多轴运动控制单元,检测其性能及可靠性,设计了一种集FPGA与PCI总线于一体的多通道高速数据采集系统.该系统并行采集16通道控制信号,应用FPGA对采集的信号进行分析并提取检测信息和反馈信息；检测信息通过PCI总线传输给计算机,闭环控制反馈信息通过RS - 422串行通讯发送控制单元.信号采集实验表明:该系统能够并行采集工作频率＜ 100 kHz、控制电压＜32 V的多通道控制信号,采样精度为12bit、采样速率为6.4 MSPS,满足检测需要.【总页数】3页(P69-71)【作者】纪大伟;徐抒岩;胡君;曹小涛;穆欣【作者单位】中国科学院长春光学精密机械与物理研究所,吉林长春130033;中国科学院研究生院,北京100039;中国科学院长春光学精密机械与物理研究所,吉林长春130033;中国科学院长春光学精密机械与物理研究所,吉林长春130033;中国科学院长春光学精密机械与物理研究所,吉林长春130033;中国科学院长春光学精密机械与物理研究所,吉林长春130033;中国科学院研究生院,北京100039【正文语种】中文【中图分类】TP732【相关文献】1.基于FPGA的超多通道高速数据采集系统设计 [J], 辛君君;黄松岭;刘立力;赵伟2.基于FPGA的高速多通道数据采集系统设计 [J], 甘建伟;秦付军;王鹏3.基于FPGA的多通道高速数据采集系统 [J], 吴越;严济鸿;何子述4.基于FPGA的高速多通道数据采集系统的设计 [J], 李红刚;杨林楠;张丽莲;彭琳5.基于FPGA的多通道同步实时高速数据采集系统设计 [J], 易志强;韩宾;江虹;张秋云因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的多通道高速数据采集系统设计共3篇基于FPGA的多通道高速数据采集系统设计1随着现代科技的高速发展，各种高速数据的采集变得越来越重要。
而基于FPGA的多通道高速数据采集系统因具有高速、高精度和高可靠性等优点，逐渐受到了越来越多人的关注和青睐。
本篇文章将围绕这一课题，对基于FPGA的多通道高速数据采集系统进行设计和探讨。
1、FPGA的基础知识介绍FPGA（Field-Programmable Gate Array）是可重构的数字电路，可在不使用芯片的新版本的情况下重新编程。
FPGA具有各种不同规模的可用逻辑单元数，可以根据需要进行定制化配置。
FPGA可以根据需要配置每个逻辑单元，并使用活动配置存储器从而实现功能的完整性、高速度和多样化的应用领域。
2、多通道高速数据采集系统的设计在高速数据采集领域中，多通道采集是非常常见的需求。
多通道采集系统通常由高速采集模块、ADC芯片、DSP芯片等核心部件组成。
在本文中，我们将会采用 Analog Devices（ADI）公司的AD7699高速ADC和Xilinx（赛灵思）公司的Kintex-7 FPGA，来设计多通道高速数据采集系统。
2.1系统架构设计系统架构是设计一个多通道高速数据采集系统的第一步。
本系统的架构由两个主要芯片组成，分别为高速的ADC模块和FPGA模块。
其中ADC模块负责将模拟信号转换为数字信号，而FPGA模块则负责将数据处理为人类可以处理的数据。
2.2模块设计由于本系统是多通道高速数据采集系统，所以我们需要设计多个模块来完成数据采集任务。
在本系统中，每个模块包含一个ADC芯片和一个FPGA芯片，用于处理和存储采集的数据。
ADC 芯片可以通过串行接口将数据传递给FPGA芯片，FPGA芯片则可以将数据存储在DDR3内存中。
2.3信号采集与处理对于多通道高速数据采集系统，信号的采集与处理是至关重要的。
因此我们需要谨慎设计。
在本系统中，每个通道的采样速率可以达到1MSPS，采样精度为16位。
基于FPGA的高速实时数据采集系统设计皮代军;张海勇;叶显阳;秦水介【期刊名称】《现代电子技术》【年(卷),期】2009(32)6【摘要】设计一款基于FPGA的高速实时数据采集系统,该系统采用FPGA作为控制器,主要完成通道选择控制及增益设置、A/D转换控制、数据缓冲异步FIFO三部分功能.系统采用Verilog HDL语言,通过软件编程控制硬件实现通道的选择和可编程增益放大器放大倍数的设置,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储.这种基于FPGA的同步采集、实时读取采集数据的方案,可以提高系统采集和传输速度.系统的仿真验证结果显示,所设计的高速实时数据采集系统达到了预期的功能.【总页数】3页(P12-14)【作者】皮代军;张海勇;叶显阳;秦水介【作者单位】贵州大学,光电子技术及应用重点实验室,贵州,贵阳,550025;贵州大学,光电子技术及应用重点实验室,贵州,贵阳,550025;贵州大学,光电子技术及应用重点实验室,贵州,贵阳,550025;贵州大学,光电子技术及应用重点实验室,贵州,贵阳,550025【正文语种】中文【中图分类】TN402【相关文献】1.基于FPGA的高速实时数据采集存储系统设计 [J], 何亓;张会新;刘波;熊继军2.基于W5300和FPGA的实时数据采集系统设计 [J], 白佳俊;孟祥勇;张德平;冯起;袁乃昌3.基于FPGA的傅里叶变换成像光谱仪实时数据采集与显示系统设计∗ [J], 王具民;殷世民;陈洪波;高丽伟;陈真诚4.基于FPGA的高速实时数据采集系统设计 [J], 张秋云;王黎;高晓蓉;王泽勇;郭建强5.基于FPGA的实时数据采集系统设计 [J], 夏陛龙;陈津平;胡春光因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高速高精度数据采集系统的设计张晓威;苏淑靖【摘要】针对数据采集系统存在采样率低和误差大的问题，提出了一种基于FPGA的高速高精度数据采集系统的设计，系统ADC采用并行多通道分时交替采样技术实现对输入信号的高速采集，在对系统各个模块进行介绍的基础上，重点分析了由并行多通道分时交替采样技术带来的偏置、增益和时延误差，根据3种误差的特性，提出了误差矫正方法，对系统进行测试，结果表明该系统可完成明显的误差矫正且能实现对信号带宽为200 MHz，采样率为1 GHz的数据高速高精度采集。
%Aiming at the problem that the sampling rate is low and the error is big ,a FPGA-based high-speed high-precision data acquisition system was proposed .The system used parallel multi-channel ADC sampling alternately sharing technology , and high-speed input signal acquisition on the basis of the various modules of the system were introduced , focusing on analysis by the parallel multi-channel time-interleaved sampling bias , gain and delay caused by technical errors .And according to the characteris-tics of three errors , error correction method was proposed for system .Test results show that the system can achieve significant error correction signal and high speed and high precision data acquisition with the bandwidth of 200 MHz, and sampling rate of 1GHz.【期刊名称】《仪表技术与传感器》【年(卷),期】2016(000)001【总页数】4页(P70-72,75)【关键词】数据采集;采样率;FPGA;高精度;分时交替采样;误差矫正【作者】张晓威;苏淑靖【作者单位】中北大学，仪器科学与动态测试教育部重点实验室，山西太原030051;中北大学，仪器科学与动态测试教育部重点实验室，山西太原 030051【正文语种】中文【中图分类】TN957.5随着测量技术领域的不断扩展，被测信号的形式和种类越加复杂，数据采集作为获取信息的重要手段变得越来越重要，但传统的数据采集技术难以满足对较宽频域范围内的瞬态非周期、高频周期信号的实时准确处理[1]，因此本文提出了一种基于FPGA的高速高精度数据采集系统，该系统采用并行多通道分时交替采样技术，即多片相同ADC在前端并行分时采样，后端串行多路复用，使系统在具有高采样率的同时具备高的采样精度，但由于各并行通道的不一致性导致产生三种失配误差(偏置误差、增益误差和时延误差)，为保证系统的高性能通过对误差进行矫正后，系统最终可实现对信号带宽为200MHz，采样率为1GHz的数据高速高精度采集。
基于FPGA的高速多路视频数据采集系统摘要：针对同时处理高速多路视频数据的需求，以NiosIl 软核CPU 为核心，通过在FPGA 上构建可编程片上系统(System On Programmable Chip，SOPC)，利用SOPC 系统自定义外设接口，配合DMA 技术，完成对A／D 转换后的多路视频数据的同时解码采集。
视频解码模块采用滑动窗法快速检测定时基准信号。
FPGA 可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块，并根据资源情况重构系统，达到资源与效率的最优匹配。
关键词：FPGA；Nios；IP 核；多路数据采集；视频解码引言数字图像处理技术广泛地应用在信息处理领域，如何高效、灵活地将现实世界图像数字化是信息处理的关键技术之一。
本文基于FPGA 技术设计了一个高速多路视频数据采集系统。
基于Altera Cyclone II 芯片，构建一个集成NiosII 软核处理器、存储器、I／O 接口、自定义外设的可编程片上系统系统(System On Programmable Chip，SOPC)。
利用FPGA 高速并行处理能力，可同时对多路视频数据进行视频解码，大大提高系统数据采集前端的处理能力。
SOPC 系统是可编程片上系统，由单个芯片完成整个系统的主要逻辑功能，同时具有灵活的可重构特性。
可根据实际应用中的不同需求裁剪、扩充、升级系统，并且软硬件系统均可编程。
NiosII 软核CPU 的外设可由设计者自由配置，具有灵活且运行速度快的特点。
1 系统功能及特点1．1 功能描述本文所提出的系统以Altera 公司CycloneII 系列的EP2C70 为核心，通过外接扩展板接入视频信号，可同时采集处理2～6 路视频数据，将视频数据解码后提取出图像区域的RAW DATA。
SOPC 系统通过自定义FIFO 接口缓存数据，利用DMA 技术将视频数据搬移至存储区域，供后续程序调用。
1．2 系统特点本系统主要具有以下特点：①采用硬件描述语言编写的视频解码模块可以高效地完成视频编解码工。
50 I nstru ment Technique and Sens orJan 12009 基金项目:国家自然科学基金项目(50675213)收稿日期:2007-11-05 收修改稿日期:2008-10-31基于FPGA 的高速实时数据采集存储系统王 强,文 丰,任勇峰(中北大学电子测试技术国家重点实验室,山西太原 030051) 摘要:设计了以FPG A 器件XC5VLX50为核心处理芯片的高速数据采集存储系统。
在XC5VLX50内部实现的高速状态机和相位延迟时钟作用下,采用4片高速A /D 器件流水工作来提高数据采集速度,同时在XC5VLX50内实现的F LASHM E MORY 控制器的作用下,实现了数据在存储器阵列的高速存储,数据采集系统可实现百兆以上速度的实时采集存储。
关键词:FPG A;高速数据采集;数据转存中图分类号:T N919 文献识别码:B 文章编号:1002-1841(2009)01-0050-03H i gh 2speed Rea l 2tim e Da ta Acqu isiti on and Storage System Ba sed on FPGAWANG Q iang,W E N Feng,RE N Yong 2feng(Na ti ona l Key Labora tory for Electron i c M ea sure m en t Technology,North Un i versity of Ch i n a,Ta i yuan 030051,Ch i n a)Abstract:This paper designed high 2s peed data acquisiti on system with the FPG A device XC5VLX50as contr olling unit .I n order t o heighten data acquisiti on s peed,four p i pelined architecture high 2s peed AD devices was adop ted via the state machine and phase delay cl ock which was designed based on FPG A device .The conversi on st orage data was transferred at a rap id rate t o main me mory by the Flash me mory contr oller .The real 2ti m e data acquisiti on syste m can be operated in hundreds of MHz .Key words:FPG A;high 2s peed data acquisiti on;data conversi on st orage 0 引言在传统的数据采集系统中,A /D 的控制和数据的转存均通过CP U 或者MCU 来完成。
一种改进LMS算法的高速FPGA实现董祥雷;袁上策;王玲【期刊名称】《电子信息对抗技术》【年(卷),期】2015(000)003【摘要】通过将并行处理方法引入延时 LMS ( DLMS )算法,研究了一种新的并行延时 LMS (PDLMS)算法的FPGA实现。
与DLMS算法相比,PDLMS算法具有更小的延时,更高的数据吞吐率,更快的收敛速度。
使用Verilog HDL语言完成了该算法在硬件上的实现,同时给出了仿真结构,仿真验证了PDLMS算法比DLMS算法在性能上更具优越性。
%By introducing the parallel processing method into the delayed least mean square ( DLMS) algorithm, the FPGA implementation of a novel parallel processing method is studied. Compared with the DLMS algorithm, the parallel delayed least mean square ( PDLMS) algorithm has less time delay, the faster data throughput and higher convergence rate. The hardware im-plementation of PDLMS is achieved through hardware description language Verilog HDL and the simulation structure is also presented. The simulation results indicate that the PDLMS algorithm has certain performance advantages compared to DLMS.【总页数】4页(P72-75)【作者】董祥雷;袁上策;王玲【作者单位】电子科技大学电子工程学院，成都611731;电子科技大学电子工程学院，成都611731;电子科技大学电子工程学院，成都611731【正文语种】中文【中图分类】TN971.1【相关文献】1.一种改进的高速Reed-Solomon译码算法及其FPGA实现 [J], 吴飞;王小力2.一种改进的变步长LMS算法及其DSP实现 [J], 王俊峰3.一种可应用于高速卫星通信的FPGA时钟改进方案 [J], 熊文军;陈劼;连美玲;张朝路4.并行化改进遗传算法的FPGA高速实现方法 [J], 张妮娜;窦衡5.用FPGA和改进的LMS算法实现自适应滤波器 [J], 汤书森;苟煜春;张文强;詹佳伟因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的并行数据采集
刘新建
【期刊名称】《现代导航》
【年(卷),期】2011()2
【摘要】本文总结以往雷达数据采集经验，提出了新的利用FPGA实现雷达信号并口数据采集的方案。
文中给出了具体的硬件设计方法，并对设计原理进行了阐述和分析。
同时，利用FPGA的可重复编程和现场可编程特性，用VHDL进行设计编程和调试，不但大大缩短了研制时间，而且提高了系统的灵活性；实践证明，基于FPGA的系统设计是现实而且有效的。
【总页数】4页(P130-133)
【关键词】FPGA;双口RAM;并口数据
【作者】刘新建
【作者单位】中国电子科技集团公司第二十研究所,西安710068
【正文语种】中文
【中图分类】TN957.52
【相关文献】
1.一种基于FPGA控制的多路并行数据采集设计方法 [J], 马航;季振宇;史学涛;尤富生;付峰;刘锐岗;董秀珍
2.基于FPGA的并行FLASH高速、大容量数据采集系统 [J], 吴瑞斌;唐维庄
3.基于FPGA和DSP的并行数据采集系统的设计 [J], 王文武; 曹治国; 张贵清; 张
天序
4.基于FPGA技术的多路并行实时数据采集系统 [J], 陈武福;胡修林;陈钧;张兵山
5.基于FPGA的磁异常数据采集系统设计 [J], 张燕强;贾云飞;蔡璨
因版权原因，仅展示原文概要，查看原文内容请购买。
