DSP课程设计

1 DSP的简介1.1 DSP 的应用DSP（Digital Signal Processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。

其工作原理是接收模拟信号，转换为0或1的数字信号。

再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。

它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。

它的强大数据处理能力和高运行速度，是最值得称道的两大特色。

在近20多年时间里，DSP芯片的应用越来越广泛，已经从军事、航空航天领域扩大到信号处理、通信、雷达、消费等许多领域，主要应用有信号处理、通信、语音、图形、图像、军事、仪器仪表、自动控制、医疗、家用电器等。

DSP主要应用市场为3C领域，占整个市场需求的90%。

数字蜂窝电话是DSP最为重要的应用领域之一。

由于DSP具有强大的计算能力，使得移动通信的蜂窝电话重新崛起，并创造了一批诸如GSM、CDMA等全数字蜂窝电话网。

在Modem器件中，DSP更是成效卓著，不仅大幅度提高了传输速率，且具有接收动态图像能力。

另外，可编程多媒体DSP 是PC领域的主流产品。

以XDSL Modem为代表的高速通信技术与MPEG图像技术相结合，使得高品位的音频和视频形式的计算机数据有可能实现实时交换。

目前的硬盘空间相当大，这主要得益于CDSP（可定制DSP）的巨大作用。

预计在今后的PC机中，一个DSP 即可完成全部所需的多媒体处理功能。

DSP也是消费类电子产品中的关键器件。

由于DSP 的广泛应用，数字音响设备的更新换代周期变得非常短暂。

用于图像处理的DSP，一种用于JPEG标准的静态图像数据处理；另一种用于动态图像数据处理。

1.2 DSP的特点与优点DSP芯片是模拟信号变换成数字信号以后，进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。

DSP芯片具有以下特点：1）在一个指令周期内可完成一次乘法和一次加法。

2）程序和数据空间分开，可以同时访问指令和数据。

3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问。

4）具有低开销或无开销循环及跳转的硬件支持。

5）快速的中断处理和硬件I/O支持。

6）具有在单周期内操作的多个硬件地址产生器。

7）可以并行执行多个操作。

8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。

DSP系统以DSP芯片为基础，具有以下优点：1）高速性，DSP运行速度高达1000MIPS以上。

2）编程方便，可编程DSP可使设计人员在开发过程中，灵活方便的对软件进行修改和升级。

3）稳定性好，DSP系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。

4）可重复性好，数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。

5）集成方便，DSP系统中的数字部件有高度的规范性，便于大规模集成。

6）性价比高。

2 TMS320VC5402的硬件说明TMS320VC5402是TI公司的第七代DSP芯片之一，它具有优化的CPU结构，内部有1个40位的算术逻辑单元(包括一个40位的桶式移位寄存器和2个独立的40位累加器)，一个17×17的乘法器和一个40位专用加法器，16K字RAM空间和4K×16bit ROM 空间。

共20根地址线，可寻址64KB数据区和1MB程序区，具有64KI/O空间。

处理速度为l00MIPS，速度高、功耗低。

TMS320VC5402 采用修正的哈佛结构和8总线结构(4条程序/数据总线和4条地址总线)，以提高运算速度和灵活性。

在严格的哈佛结构中，程序存储器和数据存储器分别设在两个存储空间，这样就允许取址和执行操作完全重叠。

修正的哈佛结构中，允许在程序和数据空间之间传送数据，从而使处理器具有在单个周期内同时执行算术运算、逻辑运算、位操作、乘法累加运算以及访问程序和数据存储器的强大功能。

与修正的哈佛结构相配合，TMS320VC5402还采用了一个6级深度的指令流水线，每条流水线之间彼此独立，在任何一个机器周期内可以有1—6条不同的指令在同时工作，每条指令工作在不同的流水线上，使指令的执行时间减小到最小和增大处理器的吞吐量。

TMS320VC5402的硬件结构具有硬件乘法器、8总线结构、功能强大的片内存储器配置和低功耗设计的特点。

因此，可以进行高速并行处理；同时，集成度高可节省硬件开销，提高系统抗干扰性。

它除了完成数字信号处理任务外，还可以兼顾通用单片机的操作任务。

因此，它是集数字信号处理与通用控制电路于一体的，多功能低功耗微处理器。

综上所述TMS320VC5402的主要特点如下：1）多总线结构，片内3套16bit数据总线CB、DB、EB和1套程序总线PB以及对应的4套地址总线CBA、DBA、EBA、PBA (4套总线可以同时操作)。

2）40bit的ALU(算术逻辑单元)，包含1个40bit的桶形移位器和2个40bit的累加器，1个17×17bit的乘法器和一个40bit的专用加法器，2个地址产生器，8个辅助寄存器，一个比较/选择/存储（CSSU)单元。

3）片内4k×16bit的ROM，16k×16bit的DARAM。

4）程序空间扩展到1MB，数据和I/O空间各64kB，20条地址线，16条数据线。

5）6级流水线完成一条指令:预取指、取指、译码、寻址、读数、执行。

6）片上有JTAG仿真接口。

3 TMS320VC5402的最小系统设计3.1 系统的硬件组成一个DSP硬件系统要能够正常地运行程序，完成简单的任务，并能够通过JTAG被调试，它的最小系统应该包括DSP芯片、供电电路、时钟电路、复位电路、JTAG仿真调试接口电路以及存储器扩展电路等模块构成。

基于TMS320VC5402的DSP最小系统的系统框图如图3.1所示：图3.1 DSP最小系统框图3.2 各功能模块设计3.2.1 5V直流电源产生电路设计此电路主要功能是将220V的交流电经变压器降成9V交流电，通过整流桥整流、电容滤波、再通过三端集成稳压器LM7805，输出稳定的+5V直流电，为TPS767D318提供+5V电源。

电路图如图3.2所示：图3.2 电源产生电路原理图3.2.2 TMS320VC5402的供电设计TMS320VC540采用了双电源供电机制，以获得更好的性能，其工作电压为3.3V和1.8V。

其中，1.8V主要为该器件的内部逻辑提供电压，包括CPU和其他所有的外设逻辑。

与3.3V供电相比，1.8V供电大大降低功耗。

外部接口引脚仍然采用3.3V电压，便于直接与外部低压器件接口，而无需额外的电平变换电路。

通常情况下，要求CPU内核电源先于或同步于I/O口上电，所以传统的线性稳压器（如78XX系列）已经不能满足要求，选用具有双路输出电压的TPS767D318芯片来设计其电源系统.TPS767D318是TI公司推出的一款双路低压差电源调整器，其主要特点如下：1）具有可单独供电的双路输出，一路固定输出电压为3.3V，另一路固定输出电压为1.8V；2）每路输出的电流为0-1A；3）具有超低的典型静态电流(85uA)，器件无效状态时，静态电流仅为1uA；4）每路调整器各有一个开漏复位输出，复位延迟时间为200ms；5）28引脚的TSSOPPowerPAD封装形式，可保证良好的功耗特性。

所为TPS73HD318提供5V直流输入，就可以得到分别为3.3V、1.8V的输出电压，每路的最大输出电流为750mA，并且提供两个宽度为200ms的低电平复位脉冲。

其原理图如下图所示：图3.3 TMS320VC5402电源原理图3.2.3 复位电路的设计复位电路是控制系统不可缺少的组成部分，常用的复位电路有上电复位、手动复位和看门狗复位等。

前两种复位方式属于硬件复位，看门狗复位属于软件复位。

本设计采用了手动复位和看门狗复位两种方式。

通过按键实现手动复位的操作如下：当按键按下时，将电容C12上的电荷通过按钮串接的电阻R3释放掉，使电容C12上的电压降为0。

当按钮松开时，由于电容C12上的电压不能突变，所以通过电阻R2进行充电，充电时间由R2和C12的乘积值决定，一般要求大于5个外部时钟周期，可根据具体情况选择。

C5402芯片复位引脚，低电平有效，通过电容的这一充放电过程，就可以实现手动按钮复位。

看门狗电路除了具有上电复位功能外，还起着监视系统运行的作用。

系统在运行过程中通过I/O输出给看门狗的输入端WDI脚正脉冲（频率不小于10HZ），若两次脉冲的时间间隔不大于1.6秒，则WDO引脚永远为高电平，说明DSP程序执行正常。

但如果程序跑飞，就不可能按时通过I/O口输出发出正脉冲。

当两次发出正脉冲的时间间隔大于1.6秒时，看门狗便使WDO置为低电平，将使系统复位。

两模块的连接方式如图3.4所示。

图3.4 复位电路原理图3.2.4 时钟电路的设计时钟电路用来为TMS320VC5402芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过晶振或外部的时钟驱动。

为DSP芯片提供时钟一般有两种方法：一种是使用外部时钟源的时钟信号，将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，X1引脚悬空。

外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广电路，在芯片的Xl和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器。

锁相环PLL具有频率放大和时钟信号提存的作用。

硬件配置PLL只需通过设定DSP的3个引脚（CLKMD1、CLKMD2和CLKMD3）的状态来选择时钟方式。

根据PLL乘系数的不同组合可以得到0.25-15的31个乘系数，从而来控制时钟的工作频率。

本设计的时钟电路如图3.5所示，使用DSP内部振荡器图3.5 时钟电路解法的时钟电路，晶振为10MHz，起振电容选用22 pF。

只需硬件PLL即可使DSP工作在2.5MHz-150MHz之间的31个频率点上。

3.2.5 JTAG仿真调试接口电路的设计目前流行的DSP都备有标准的JTAG（Joint Test Action Group）接口，主要用于在线仿真调试。

5402提供了片上的JTAG接口，方便了仿真调试。

使用时只需将5402的TMS、TDI、TDO、TRST、TCK、EMU0、EMUI共7个引脚接出，做成一个标准的14针插座，就可以供仿真器调试系统板。

系统板和仿真器之间的链接电缆长度不超过6英寸（约15.24厘米）时，5402与JTAG接口连接图如图3.2.5所示。