2 Quartus II及其原理图设计

2.4 原理图输入设计方法利用EDA工具进行原理图输入设计的优点是，设计者能利用原有的电路知识迅速入门，完成较大规模的电路系统设计，而不必具备许多诸如编程技术、硬件语言等新知识。

Quartus Ⅱ提供了功能强大，直观便捷和操作灵活的原理图输入设计功能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IP Core的巨功能块LPM库。

但更为重要的是，Quartus Ⅱ还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。

以传统的数字电路实验相比为例，Quartus Ⅱ提供原理图输入设计功能具有显著的优势：①能进行任意层次的数字系统设计。

传统的数字电路实验只能完成单一层次的设计，使得设计者无法了解和实现多层次的硬件数字系统设计；②对系统中的任一层次，或任一元件的功能能进行精确的时序仿真，精度达0.1ns，因此能发现一切对系统可能产生不良影响的竞争冒险现象；③通过时序仿真，能对迅速定位电路系统的错误所在，并随时纠正；④能对设计方案作随时更改，并储存入档设计过程中所有的电路和测试文件；⑤通过编译和编程下载，能在FPGA或CPLD上对设计项目随时进行硬件测试验证。

⑥如果使用FPGA和配置编程方式，将不会有任何器件损坏和损耗；⑦符合现代电子设计技术规范。

传统的数字电路实验利用手工连线的方法完成元件连接，容易对学习者产生误导，以为只要将元件间的引脚用引线按电路图连上即可，而不必顾及引线的长短、粗细、弯曲方式、可能产生的分布电感和电容效应以及电磁兼容性等等十分重要的问题。

以下将详细介绍原理图输入设计方法，但读者应该更多地关注设计流程，因为除了最初的图形编辑输入外，其它处理流程都与文本（如VHDL文件）输入设计完全一致。

2.4.1 1位全加器设计向导1 为本项设计建立文件夹任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。

2.1 Quartus Ⅱ软件简介
5.存储器编译器 用户可以使用QuartusⅡ软
件中提供的存储器编译器的功能对 Altera FPGA中的嵌入式存储器进 行轻松管理。
2.1 Quartus Ⅱ软件简介
6.支持CPLD/FPGA和基于 HardCopy的
ASlC 除了CPLD和FPGA以外， QuartusⅡ软件还使用和FPGA设汁 完全相同的设计工具、IP和验证方式 支持HardCopy结构化ASIC。
译、仿真的报告等都在这里显示。 3．Status窗口 状态窗口，用以显示各系统运行阶段的度。 4．Massage窗口
消息窗口，实时提供系统消息、警告及相 关错误信息等。
2.2 QuartusⅡ开发流程 ——举例
2.2.2 2-4译码器电路输入与编辑 1．建立工程 （1）建立工程文件
首先在硬盘上建立工作文件夹， 例如：2_4decoder。单击“File ” 菜单下的“New Project Wizard…”命令，如图2.6所示。
第三章 QuartusII 开发软件 及其使用
【学习目标】
通过本章学习，了解 QuartusⅡ软件开 发流程、QuartusⅡ软件的特点和QuartusⅡ 软件用户界面；掌握QuartusⅡ软件的基本操 作、EDA技术中的简单原理图设计方法和较复 杂的原理图设计开发方法。
2.1 QuartusII开发软件简介
Quartus II是Altera提供的FPGA/CPLD开发集成环境
图形或 HDL编辑
Analysis & Synthesis （分析与综合）
设计 输入
综合或 编译
Filter （适配器）
Assembler （编程文件汇编）

31
QUARTUS II –原理图设计例子
32
QUARTUS II –Functional Simulation功能仿真 功能仿真：验证综合电路逻辑运算单元的正确性， 不考虑器件的时延，算是理想状态下的仿真， Quartus II程序默认timing simulation
33
QUARTUS II –Functional Simulation功能仿真
52
QUARTUS II –基于LPM宏单元库的设计
算数运算模块库
53
QUARTUS II –基于LPM宏单元库的设计
lpm_mult
参数化乘法器lpm_mult宏功能模块的基本参数表
54
QUARTUS II –基于LPM宏单元库的设计
（1）调用lpm_mult
55
QUARTUS II –基于LPM宏单元库的设计
双击设置时 间点
24
QUARTUS II –原理图设计例子
25
QUARTUS II –原S II –原理图设计例子
27
QUARTUS II –原理图设计例子
28
QUARTUS II –原理图设计例子
29
QUARTUS II –原理图设计例子
最终设置
30
QUARTUS II –原理图设计例子
38
编译注意
要设置正确的工作文件 为Top-Level
39
编译注意
要设置正确和工作文件 匹配的vwf文件
40
QUARTUS II –习题一
1-2 基于Quartus II软件，用7490设计一个能计时（12小 时）、计分（60分）和计秒（60秒）的简单数字钟电路。 设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包 含进位输出的模60的计数器，并进行仿真，如果功能正确， 则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正 确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、 计分和计秒，计满12小时后系统清0重新开始计时。 （4）在实现上述功能的基础上可以进一步增加其它功能， 比如校时功能，能随意调整小时、分钟信号，增加整点报时 功能等。

北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181 姓名：杨威学号： 41818074 实验日期：2020 年5月13日一、实验名称：数据选择器及其应用电路1、实验要求：（1）掌握数据选择器的逻辑功能（2）掌握数据选择器应用电路的设计方法（3）了解用数据选择器作逻辑函数产生器的方法2、实验相关知识：数据选择器可将多个通道的数据选择一个传送到唯一的公共数据通道上。

74LS151是8选1数据选择器，3个地址输入端C、B、A（A为低位）用于选择D0-D7共8个数据中的其中1个，1个选通输入端GN，以及2个互补输出端Y和WN。

引脚图：功能表：其中X代表任意状态。

数据选择器除了实现有选择地传送数据，还可用作逻辑函数产生器，与计数器配合实现并行数据到串行数据的转换。

3、3位开关控制电路的设计与仿真： （1）实验设计本实验要求用三个开关控制1个灯，改变任何一个开关的状态都能使控制灯由亮变灭，或者由灭变亮，根据该逻辑关系，写出如下真值表：写出逻辑表达式123123123123L K K K K K K K K K K K K =+++或者写成1247L m m m m =+++（2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：4、4位奇偶判断电路的设计与仿真：（1）实验设计要求当输入中有奇数个1时，输出为0；输入中有偶数个1时，输出为1。

由此，列出真值表如下。

写出如下逻辑表达式=+++++++P DC B A DCBA DC BA DCB A DC BA DCB A DC B A DCBA 简化得到=+++++++()() P D C B A CBA C BA CB A D C BA CB A C B A CBA （2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：GN为选通端，可以决定选择器的工作状态，当GN端为低电平输入时，选择器选通，选择正常工作；GN端为高电平输入时，选择器不选通，选择器不工作；因此，可以利用该特性，利用两个74LS151组成一个16选1选择器，例如本次实验中设计的四位奇偶判断电路。