数字电路实验(九个)

脉冲与数字电路实验目录实验一TTL数字集成电路使用、与非门参数测试实验二门电路实验三组合逻辑电路实验四译码器与编码器实验五触发器实验六计数器一实验七计数器二实验八多谐振荡电路实验九综合实验·二十四进制计数电路·数字定时器·图形发生器专题实习通用计时器安装于调试附录1 常用数字集成电路外引线图附录2 TTL集成电路分类、推荐工作条件实验一 TTL 数字集成电路使用、与非门参数测试一、实验目的学习TTL 数字集成电路使用方法，学会查阅引脚图。

掌握参数测试方法 二、实验设备及器件1．逻辑实验箱 1台 2．万用表 1只 3．四2输入与非门 74LS00 1只 三、实验重点54/74LS 系列数字集成电路的认识及使用方法 四、数字集成电路概述以晶体管的“导通”与“截止”表达的两种状态及高电平（H ）低电平（L ）并以“1”或“0”表示二进制数。

能对二进制数进行逻辑运算、转换、传输、存储的集成电路称为数字集成电路。

按分类有TTL 型、CMOS 型。

按功能分有逻辑门电路、组合集成电路、集成触发器、集成时序逻辑电路。

五、实验内容及步骤1．74LS 系列数字集成电路外引线图及使用方法 （引线图以14脚集成电路为例） 1）外引线排列双列直插式封装引脚识别。

引脚对称排列，正面朝上半圆凹槽向左，左下为第1脚， 按逆时针方向引脚序号依次递增。

2）电源供电 芯片以5V 供电，电源正极连接标有Vcc字符的引脚，负极连接标有GND 字符的 引脚。

电源额定值应准确。

为了达到良好的使用效果，电源范围应满足4.5V ≤Vcc ≤5.5V 。

TTL 数字集成电路引脚识别 电源极性连接应正确。

3）重要使用规则a ． 输出端不能直接连接电源正极或负极。

b ． 小规模（SSI ）和中规模（MSI ）芯片，在使用中发热严重应检查外围连线连接是否正确。

四2输入与非门外引线图 逻辑符号 逻辑图（1/4）1A 1B 1Y 2A 2B 2Y GND4A 4B4Y3A 3B 3Y 1A 1B 1Y 2A 2B 2Y &A B Y&A BY按图1.1完成连线。

调节RP,改变Vi 值，按表1.2的要求逐个设定电压值，读出每个设定值对应的输出值，并描绘电压传输特性曲线。

Rp 4.7KVi (V)实验二 门电路一、实验目的熟悉逻辑实验箱的使用掌握基本门电路逻辑功能测试方法 二、实验设备及器件 1．逻辑实验箱 2．万用表3．四2输入与非门74LS00 4. 四2输入或门74LS32 5. 四2输入异或门74LS866． 2路3－3、2路2－2输入与或非门74LS51 7．四2输入集电极开路与非门74LS01 三、实验重点熟悉常用门电路的逻辑符号及逻辑图、了解门电路对脉冲信号的控制作用 四、集成电路外引线图、逻辑符号及逻辑图 1、四2输入与非门74LS002、四2输入与非门74LS01（OC 门）3、四2输入或门74LS321A 1B 1Y 2A 2B 2Y GND 4A 4B4Y3A 3B 3Y 1A 1B 1Y 2A 2B 2Y &A B Y&A BY1A 1B 1Y 2A 2B 2Y GND 4A 4B4Y3A 3B 3Y 1A 1B 1Y 2A 2B2Y &A B YA BY&1A 1B 1Y 2A 2B 2Y GND4A 4B4Y3A 3B 3Y 1A 1B 1Y 2A 2B 2Y 1A BY14、四2输入异或门74LS865、2路3－3输入、2路2－2输入与或非门74LS51五、实验内容及步骤 （一）基本门电路实验记录表中输出栏“电平”用万用表V 档测取电压值，逻辑状态高电平用“1”表示，低电平用“0”表示。

1. A 与非门逻辑功能测试（74LS00）与非门逻辑图1.B 集电极开路（OC 门）与非门逻辑功能测试（74LS01）集电极开路与非门逻辑图 1A 1B 1Y 2A 2B 2Y GND 4A4B 4Y3A3B 3Y 1A 1B 1Y 2A 2B2Y =A BY1=12A 2B 2Y 2C 2D GND 1F 1E 2D 1C 1D 2C 1A 1B 1Y 2A2B 2Y &1A 1B 1C 1D 1E 1A &&&112A2D2C 2B 1F1Y 2Y A B Y A BY2 或门逻辑功能测试（74LS32）或门逻辑图3 异或门逻辑功能测试（74LS86）异或门逻辑图4 与或非门逻辑功能测试（74LS51）与或非门逻辑图（二） 门电路逻辑功能转换（74LS00）按测试结果判断电路实现什么逻辑功能1． A BY ABYABC YAY2.3．4（三） 观察与非门对脉冲信号的控制作用连续脉冲信号作用于输入端A ，控制信号作用于输入端B 。

控制信号由高电平“1” 和低电平“0”组成。

观察控制信号分别为“0”状态和“1”状态时输出状态，并描 绘输出端波形图。

六、思考题：门电路输出端能否并联使用？哪一类能并联，哪一类不能并联。

YABY ABY A B AB YA B Y实验三 组合逻辑电路一、实验目的熟悉掌握用门电路组成全加器的方法，集成全加器功能测试。

二、实验设备及器件1 逻辑实验2 万用表3 四位二进制超前进位全加器74LS2834 四2输入与非门74LS005 四2输入异或门74LS86 6 双2路2－2输入与或非门74LS51 三、集成电路外引线图及逻辑符号四、实验内容及步骤（一）集成全加器74LS283功能测试四位二进制超前进位全加器74LS283设有二组数据输入端A 4A 3A 2A 1、B 4B 3B 2B1和进位信号输入端C 0。

求和信号、进位信号分别由∑4∑3∑2∑1及C 4输出。

图中输入端A 4A 3A 2A 1分别各接一个逻辑开关，输入端B 4B 3B 2B 1分别接另四个逻辑开关。

C 0接一个逻辑开关。

输出端∑4∑3∑2∑1分别各接一只状态显示发光二极管，C 4接一只状态显示发光二极管。

按表3.1条件输入数据，记录测试结果。

Vcc B3A3S3A4B4S4A1B1A2B2S1S2GND C0C4A1A2A3A4PQB1B2B3B40303C0C403S S1S2S3S4CI CO S（二）门电路74LS86、、74LS00组成半加器半加器只能进行一位的二进制数加法，而且不含进位输入信号。

图中A 、B 为数据输入端，S 、C 分别为求和信号、进位信号输出。

（三）门电路74LS86、74LS51、74LS00组成全加器与半加器不同的是，全加器能将加数、被加数和低位来的进位信号进行求和运算。

图中输入数据由二个一位二进制数A 、B 及进位输入信号C 0组成，求和信号、进位信号分别由∑及C 1输出。

将输入端A 、B 、C 0各接一个逻辑开关。

输出端∑、C 1各接一只状态显示发光二极管。

按表3.3条件输入数据，记录测试结果。

C0A B实验四 译码器与编码器一、实验目的熟悉掌握译码器与编码器的使用方法。

二、实验设备及器件1．逻辑实验箱 2．万用表 3．3线－8线译码器（反码输出）74LS138 4．4线－7段译码/驱动器74LS48 5．8线－3线优先编码器74LS148 三、实验内容及步骤译码器与编码器都是一种有多个输入端与输出端的组合逻辑电路，主要用于代码变换、驱动数字显示器件、还可以作为数据分配器使用。

（一）3线－8线译码器（反码输出）74LS138功能测试（图4.1）1．集成电路外引线图、逻辑符号及功能图2．参数测试1=高电平；0＝低电平；×＝任意Vcc Y0Y1Y2Y3Y6Y5Y4COE2A GND B A OE2B OE1Y7Y0Y1Y2Y3Y6Y5Y4C OE2A B A OE2B OE1Y701236547EN &BIN/OCT 321Y0Y1Y2Y3Y6Y5Y4C OE2A B A OE2B Y7（二）4线－7段译码/驱动器74LS48功能测试（图5.2）译码芯片以BCD 码输入，输出高电平驱动共阴显示器。

输出极为发射极开路输出，内设2K 上拉电阻，无需外接限流电阻。

LT ，用于检测显示器，灭灯端BI/RBO 、灭零端RBI （灭无效零）。

LED 显示器分为共阴、共阳。

内部设置8段独立的发光器件。

“共阴”是指发光器件负极连在一起。

灯测：当 LT ＝“0”时，显示器显示“8”字符 灭灯：当 BI/RBO ＝“0”时，显示器熄灭灭零：当 RBI ＝“0”时，且A 、B 、C 、D 同时输入“0”（欲显示十进制数“0”时）显示器熄灭1．集成电路外引线图、逻辑符号及功能图2．参数测试Vcc f g a b e d c LT BI/RBO GND C B RBI D A a b c d gf e LT A RBI BI/RBO B a b c dg f e C D C LT RBI BI/RBO（三）．8线－3线优先编码器74LS148功能测试（图5.3）芯片设有8个数据输入端0－7，1个使能输入端E1。

3个数据输出端A2、A1、A0，2个使能输出端GS 、E0。

编码优先级别顺序依次是7、6、5、4、3、2、1、0。

. 当E1＝“1”时 GS ＝E0＝“1”无编码输入。

当E1＝“0”时 数据输入端0－7全为高电平输入时，GS ＝“1”、E0＝“0”无编码输入。

当E1＝“0”时 数据输入端0－7有数据输入（低电平），GS ＝“0”、E0＝“1”有编码输入。

1.集成电路引脚图、逻辑符号及功能图1=高电平；0＝低电平；×＝任意Vcc E0GS 32A00167GND 54E1A2A111Q 2Q GS A1A2E05740E16A04Q Q 1B GND V18BIN/OCT 3210123654GS A1A0E075/Z157/Z174/Z140/Z106/Z163/Z132/Z121/Z111517141016131211A2实验五 触发器一、实验目的掌握D 型、JK 型触发器逻辑功能测试及功能转换。

二、实验设备及器件1．逻辑实验箱 2．万用表 3．双上升沿D 型触发器74LS74（有预置、清除端） 4 双下降沿JK 型触发器74LS112（有预置、清除端） 5．四2输入与非门74LS00 三、实验难点1．注意区分置“0”（ 置“1” ）的操作与触发器输出的“0”（ “1” ）状态，前者表示一种操作，后者表示触发器的一种输出状态。

2．触发器是一种基本的存储单元，输出状态的保持并不需要输入信号的维持。

3．实验中注意异步输入端的操作方法。

观察时钟信号的触发沿。

四、实验内容及步骤按测试图要求选择器件并完成连线。

时钟信号输入端连接“单脉冲”，其余输入端分别连接“逻辑开关”。