当前位置：文档之家 › [理学]MCS-51单片机组成原理

[理学]MCS-51单片机组成原理

  • 格式：ppt
  • 大小：2.76 MB
  • 文档页数：40

下载文档原格式

  / 40

合集下载

1、MCS-51单片机结构和原理

1、MCS-51单片机结构和原理

思考题：
一、填空题 1．MCS—51单片机的P0—P4口均是 I／O口，其 中的P0口和P2口除了可以进行数据的输入、输出外， 通常还用来构建系统的 和 ，在P0— P4口中， 为真正的双向口， 为准双 向口。 2．8051最多可以有 （ ） 个并行输入输出口，最 少也可以有1个并行口，即 （ ）。P3常需复用 作 （ ）。
二、简答题： 已知A = 0F8H，当执行ADD A，#0A9H指 令后，PSW中的OV、CY、AC、P各为多少？ 若是有符号数，A中的结果用十进制表示是多 少？
答案：
1、并行 数据总线 地址总线P0 P1—P3 2、P1、串行通信、外部中断、外部计数脉冲 和读写控制信号
OV：0、CY：1、AC：1、P：1 A：-95
六、MCS－51单片机工作方式
五种 复位方式 程序执行方式 单步执行方式 掉电保护方式 低功耗方式
五、时钟电路与时序
时钟电路
通常外接 一个晶振 两个电容
XTAL1
也可以由 XTAL1 端接入外部时钟， 此时应将 XTAL2 接地：
外部时钟
XTAL1
XTAL2
XTAL2
五、时钟电路与时序
时序定时单位
CPU总是按照一定的时钟节拍与时序工作： 振荡周期/时钟周期： Tc=晶振频率fosc（或外加频率）的倒数 状态周期：Ts=2个时钟周期(Tc)（很少用到此概念） 机器周期：Tm=6个状态周期(Ts)=12个振荡周期(Tc) 指令周期: Ti:执行一条指令所需的机器周期(Tm)数
P1口（90H－97H）
输出数据 = 1 时
读锁存器 2 内部 总线 1 写锁 存器 =1
D CK Q /Q
Vcc 内部上拉电阻

MCS-51系列单片机的结构与原理

MCS-51系列单片机的结构与原理

３.2.2 MCS-51系列单片机的结构与原理1．51系列单片机总体基本结构51系列单片机主要由8个基本部件组成，即微处理器（CPU ）、数据存储器（RAM ）、程序存储器（ROM/EPROM ）、I/O 口（P0口、P1口、P2口、P3口）、串行口、定时器/计数器、中断系统及特殊功能寄存器（SFR ）。

它们都是通过片内单一总线连接而成。

MCS-51是Intel 公司的较早推出的51系列单片机，其代表产品主要有8051和8052系列，其中以8051系列单片机最为经典。

因此，以后所有兼容8051的单片机一般简称为51系列单片机。

51系列单片机总体基本结构如图3-1所示：CPU微处理器ROM RAM定时/计数器并行接口串行接口中断系统SFR特殊功能寄存器P0P1P2P3TXD RXDINT0INT1T0T1内部总线图3-1 51系列单片机总体基本结构MCS-51系列单片机主要功能部件8051/8052系列单片机主要包括以下功能部件： ● 8位CPU ；● 4K/8K 片内程序存储器(ROM/EPROM)； ● 128/256字节的片内RAM ；● 32条双向I/O 口(4个8位口)；● 可寻址外部程序存储器和数据存储器各64K ； ● 2/3个16位定时器/计数器 ● 1个全双工异步串行口；● 5/6个中断源，2个中断优先级； ● 具有位寻址能力；● 片内振荡器和时钟电路；以ATMEL 公司的AT89C51为例对8051单片机的引脚功能加以说明，AT89C51与Intel 公司的8051的唯一区别是AT89C51程序存储器为可擦写的FLASH ，而Intel 公司的8051为ROM 或EPROM ，其它如引脚及功能都完全一致。

AT89C51有PDIP 、PQFP 、TQFP 、 PLCC 、LCC 等多种封装形式，图3-3 为AT89C51双列直插式封装PDIP 的引脚图。

RST P3.1P3.2P3.3P3.5P3.4P3.6P3.7P3.0XTAL1GNDXTAL223465781911121315141617101819203938373536343340323029282627252431232221P1.1P1.2P1.3P1.5P1.4P1.6P1.7P1.0P0.1P0.2P0.3P0.5P0.4P0.6P0.7P0.0P2.6P2.5P2.4P2.2P2.3P2.1P2.0P2.7VCCALE/PROG PSENEA/VPP (TXD)(INT0)(INT1)(T1)(T0)(WR)(RD)(RXD)(AD1)(AD2)(AD3)(AD5)(AD4)(AD6)(AD7)(AD0)(A14)(A13)(A12)(A10)(A11)(A9)(A8)(A15)P0口P2口P1口P3口8051图3-2 AT89C51双列直插式封装PDIP 的引脚图● GND （20）：接地。

MCS-51系列单片机的结构与原理.ppt

MCS-51系列单片机的结构与原理.ppt

8031（无ROM）
5个中断源
51子系列 8051 （掩模ROM，RAM128B，4KBROM） 2个定时器
8751 （EPROM ，RAM128B，8KBROM ）
MCS-51单片机
8032（无ROM）
6个中断源
52子系列 8052 （掩模ROM，RAM256B，2KBROM） 3个定时器
8752 （EPROM ，RAM256B，2KBROM ）
位处理器（布尔处理器）
CPU的功能: 负责控制、指挥和调度整个单元系 统协调的工作,完成运算和控制输 入/输出功能等操作
1. 运算器
（1）运算器的组成
算数逻辑单元ALU 累加器A 寄存器B 暂存器(TEMP) 程序状态寄存器PSW
（2）功能：是进行算术运算和逻辑运算,也可以对单 字节、半字节（4位）等数据进行操作。
控制引脚
ALE/P R O G (30脚)
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。
PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
控制引脚
/PSEN（29脚）
程序存储器输出使能输出端。它是外部程 序存储器的读选通信号，低电平有效。
E A /Vpp（31脚） 片内程序存储器屏蔽控制端 （1），低电平有效。
特殊功能寄存器区(80H-FFH) 直接寻址
通用区(80H-FFH)：
间接寻址
仅52子系 列有
位寻址区位地址分配表
2.片外数据存储器
片外数据存储器可寻址空间是指MCS-51单片机对片外扩 展数据存储器的最大寻址能力。51单片机是64KB。
定时器/计数
器等。不能
程序存储器ROM,4KB/8KB(8051/52)

MCS—51单片机组成原理共41页

MCS—51单片机组成原理共41页
§1. MCS-51引脚描述与内部结构
一、封装形式
★ PDIP封装，引脚数40、24、20、8
★ PLCC封装，68脚、44脚
PLCC
◆ HMOS工艺的51单片机，40引脚 双列直插PDIP封装 ，如8051
PDIP
◆ CHMOS工艺的51单片机，44脚 方型塑封结构PLCC封装 ，如80C51
PDIP封装
存储器类型 内部 内部 内部
单片机
ROM EPROM RAM
其它
8031 / MCS—51 8051 4KB
8751 /
/ / 4KB
128B
4个8位可编程并行接口 2个16位定时/计数器 1个串行通信接口URAT
2个外部中断源
8032 / MCS—52 8052 8KB
8752 /
/ / 8KB
256B
构
/WR：外部数据写选通信号 /RD：外部数据读选通信号
I/O接口
P0口：外部数据总线和地址总线低8位或I/O口 P1口：I/O口 P2口：外部地址总线高8位或I/O口 P3口：I/O口或特殊端口
特殊端口
串行口：RXD、TXD 中断接口：INT0、INT1 计数器：T0、T1
三、单片机的内部结构
内 部
程序存储器ROM
指令译码逻辑 ——内部最多4KB ROM或EPROM
组 数据存储器RAM ——内部128B RAM以及特殊寄存器SFR块
成 时序控制逻辑 ——内部时钟振荡器及时序控制逻辑
接口控制电路
并行输入输出接口：4个8位I/O接口 串行输入输出接口：1个UART 复位逻辑RST：高电平复位（＞10ms） 中断控制逻辑：2个外部和3个内部中断
HMOS工艺的51单片机

第2章 MCS51单片机组成与工作原理PPT课件

第2章 MCS51单片机组成与工作原理PPT课件

暂存器2 指令译码器ID
PSW
ALU
定时与控制
振荡器
缓冲器
DPH DPL PC增量器
程序计数器PC 地址寄存器 AR
VSS
XTA XTA EA RST ALE PSEN
L2 L1
单片机结构图(中)
ROM 4K字节
2.1 单片机管脚及片外总线结构
本节主要学习内容：
1.引脚介绍： 电源引脚； 外接晶体引脚； 控制引脚； I/0口引脚。
2.外总线结构 地址总线； 数据总线； 控制总线。
80C51
AT89C51
ATMEL
FLASH型
87C51
EPROM型
MCS-51单片机（DIP封装） 4
VCC RST XTAL1
P0口 XTAL2 /EA /PSEN ALE
P1口 P3口 RXD TXD /INT0 /INT1 P2口 T0 T1 /WR /RD GND
P3口第二功能表（ P3.0 10脚－－ P3.7 17脚）
口线 定义 P3.0 RXD P3.1 TXD P3.2 INT0 P3.3 INT1
说明
口线 定义
说明
串行数据输入口 P3.4 T0 计数器０外部输入信号 串行数据输出口 P3.5 T1 计数器１外部输入信号
外部中断０输入口 P3.6 / WR 外部数据存储器写信号 外部中断１输入口 P3.7 / RD 外部数据存储器读信号
寄存器 TCON T2CON TH0
00H 07H 0000H FFH XX000000B 0X000000B 00H
TL0 TH1 TL1 SCON SBUF PCON
复位状态 00H 00H 00H
00H 00H 00H 00H XXH 0XXX0000B

MCS51单片机的硬件结构与工作原理

MCS51单片机的硬件结构与工作原理

制造工艺为HMOS的 MCS-51的单片机都采用 40只引脚的双列直插封 装(DIP）方式，目前大 多数为此类封装方式。 制造工艺为 CHMOS的 80C51/80C31除采用 DIP封装外，还采用 方形封装方式，为 44只引脚。
40只引脚按其功能来分，可分为 三部分：
1.电源及时钟引脚： Vcc、Vss；XTAL1、XTAL2
注意：对于8031来说此脚必须接地。
VPP: 8751片内EPROM固化编程时，用于施加较 高的编程电压。
2.2.3
无固定上拉电阻，有 MOS管串接。 I/O两个 口引脚
1) P0口：双向8位三态I/O口，此口为地址 总线（低8位）及数据总线分时复用口， 有 固 定 的 上拉 电 阻 可带8个LSTTL负载。 。无高阻“浮空” 2) 状态。 2) P1口：8位准双向I/O口，可带4个 3) LSTTTL负载。 3) P2口：8位准双向I/O口，与地址总线 （高8位）复用。 4) P3口：8位准双向I/O口，双功能复用口。
返回
2.3 MCS-51单片机的CPU
2.3.1 MCS-51单片机CPU的组成
2)ALE/PROG（30引脚）
ALE引脚输出为地址锁存允许信号,当单片机 上电工作 后,ALE引脚不断输出正脉冲信 号. 当访问片外存储器时，ALE(地址锁存允许 信号)输出脉冲的负跳沿用于16位地址的低8位 锁存信号。
不访问片外存储器，ALE端以时钟振荡器频 率的1/6固定输出正脉冲。在访问外部数据存储 器时（执行MOVX指令），ALE会丢失一个 ALE脉冲。
内部时钟方式
机器周期、指令周期与指令时序
S1 S2 S3 S4 S5 S6 S1 S2 S3 S4 S5 S6 S1
P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P1P2 P P P P P P P P P P P P 1 2 1 2 1 2 1 2 1 2 1 2

MCS-51单片机的结构和原理


4、输入/输出端口 P0~P3
2.3 8051存储器的配置
2.3.0 8051存储器概述 一般的微机的只有一个存储空间，统一编址， ROM和RAM可以安排在任一范围内，用相同的 指令访问ROM或RAM，这种结构称为普林斯顿 结构。 8051的存储器在物理上分为四个存储空间：片 内程序存储器、片外程序存储器和片内数据存储 器、片外数据存储器，这种程序存储器和数据存 储器分开的结构称为哈佛结构。 8051的存储器空间分为三类（程序员的角度） ： 1、片内、外统一编址的程序存储空间， 0000H~FFFFH共64KB（16位地址）
这里介绍部分SFR （1）累加器ACC(E0H),指令中用A表示,有一全0标志Z （2）寄存器B（F0H） 在乘除指令中固定用，也作一般寄存器用 （3）程序状态字PSW（D0H） 8位 CY AC F0 RS1 RS0 OV -P
PSW位地址
位标志
PSW.7
PSW.6
PSW.5
PSW.4
PSW.3
2.3 8051存储器的配置
• 片内RAM空间
2.3 8051存储器的配置
1、低128B RAM（00H~7FH） 可直接、间接访问。 分为三个区域（见上页图） ： （1）工作寄存器组区（字节地址00H~1FH，见下图） 4组32个单元，每组8个寄存器R0、R1、R2……R7 （2）位寻址区（字节地址20H~2FH） 共16个单元128位，位地址：00H~7FH （3）用户RAM区（字节地址30H~7FH） 共80个单元，为用户RAM区（堆栈、数据缓冲 )
2.3 8051存储器的配置
• 保留单元和中断矢量地址：0000H单元为系统复位入口单元
中断源 中断向量地址
外部中断0
定时器/计数器0中断 外部中断1

第2章 MCS-51系列单片机的结构及原理


2.3 引脚功能——封装形式
40P6-PDIP
单 片 机 技 术
2.3 引脚功能——引脚含义
P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST RXD/ P3. 0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4 T1/ P3.5 WR/ P3.6 RD/ P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 VCC P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
2mcs51系列单片机的内部总体结构88微处理器运算部件b数据存储器ramp0口p2口程序存储器特殊功特殊功能寄存器sfrromepromvccvss图21mcs51单片机的基本结构控制部件p1口p3口串行口定时计数器中断系统88xtal1xtal2psenaleeareset端口0驱动器端口2驱动器ram地址锁存器ram1288端口0锁存器端口2锁存器rom4k8b寄存器程序地址寄存器缓冲器寄存器vcc5vvss堆栈指针spacctmp2tmp1p00p07p20p27图22mcs51片内总体结构框图rstpc1寄存器pcdptr指针p10p17psw端口3锁存器端口1锁存器端口1驱动器端口3驱动器scontl0tmodth1iepconth0sbuftxrx中断串行口和定时器逻辑tcontl1iposcp30p37alepsenxtal2xtal1alu指令寄存器定时与控制指令译码器返回本节2

单片机课件第三章__MCS-51的结构和原理


3.4 MCS-51单片机的时序
1、机器周期和指令周期 MCS-51的一个机器周期包括12个振荡周期 （时钟周期），分为六个S状态；从S1-S6。而 每一个状态又分为两拍，称为P1和P2。
有单周期指令，双周期指令，四周期指令 （乘、除）。
3.4 MCS-51单片机的时序
2、MCS-51指令的取指/执行时序
第三章 MCS-51单片机的结构和原理
3.1 MCS-51系列单片机的结构
１、MCS-51单片机的基本组成
3.1 MCS-51系列单片机的结构
2、8051单片机的内部结构
3.1 MCS-51系列单片机的结构
（1）存贮器结构
3.1 MCS-51系列单片机的结构
8051特殊功能寄存器一览表
CC，B，PSW，SP，DPTR （3）并行I/O口（各通道位的逻辑图）
3.1 MCS-51系列单片机的结构
（4）定时/计数器 （5）中断系统 （6）串行口
3.2 8051单片机的引脚及其功能
3.3 MCS-51单片机的工作方式
1、复位方式 2、程序执行方式 3、单步执行方式 4、掉电和节电方式 5、编程和校验方式
3.4 MCS-51单片机的时序
3、访问外部ROM和RAM的时序 读外部程序ROM时序
3.4 MCS-51单片机的时序
3、访问外部ROM和RAM的时序 读外部程序RAM时序
THANK YOU VERY MUCH ！
本章到此结束， 谢谢您的光临！
结束放映 返回本章首页

MCS-51单片机的结构和工作原理


2、数据存储器
R0
R2
R1
R3
R4
R5
R6
R7
07H
02H
01H
00H
06H
04H
05H
03H
08H
1FH
工作寄存器区3
工作寄存器区2
工作寄存器区1
工作寄存器区0
0FH
10H
17H
18H
片内RAM前32个单元是工作寄存器区 (00H—1FH)
00H
20H
2FH
7FH
1FH
30H
80H
FFH
52子系列才有 的RAM区
51单片机中的微处理器
3、控制部件及振荡器
51单片机中的微处理器
起控制器的作用：由定时控制逻辑、指令寄存器IR和振荡器等电路 组成.IR用于存放从ROM中取出的指令码，定时控制逻辑对IR中的 指令码进行译码，在OSC配合下，完成相应指令的执行。
片内的时钟产生方式有两种: 内部时钟方式和外部时钟方式。
专用寄存器组
PC : 16位的程序计数器（Program counter）
A: 8位的累加器（8bit accumulator）
CY(PSW.7)进位/借位标志位：若ACC在运算过程中发生了进位或借位，则CY=1；否则=0。它也是布尔处理器的位累加器，可用于布尔操作。 AC(PSW.6)半进位/借位标志位：若ACC在运算过程中，D3位向D4位发生了进位或借位，则AC=1,否则=0。 F0 (PSW.5)：可由用户定义的标志位。 OV (PSW.2)：溢出标志位。OV=1时特指累加器在进行运算时出错（超出范围）；OV=0时未出错。 P (PSW.0)奇偶标志位：P=1表示累加器中“1”的个数为奇数；P=0表示累加器中“1”的个数为偶数。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 MCS—51单片机 组成原理
§1. 引脚描述与内部结构 §2. 存储器配置 §3. 时钟、复位、时序 §4. 输入输出端口 §5. 工作方式
§1. MCS-51引脚描述与内部结构
一、封装形式
★ PDIP封装，引脚数40、24、20、8
★ PLCC封装，68脚、44脚
PLCC
◆ HMOS工艺的51单片机，40引脚 双列直插PDIP封装 ，如8051
4个8位可编程并行接口 3个16位定时/计数器 1个串行通信接口URAT 2个外部中断源
★一般MCS—51单片机不加特别说明就指8031
4、存储器结构
哈佛结构：程序与数据分为两个独立存储器逻辑空间 分开编址。
普林斯顿结构：程序和数据共用一个存储器逻辑空
间，统一Байду номын сангаас址。
MCS— 51
二、7个入口地址
0000H
内部ROM （4KB）
FFFFH
:
:
外部ROM
: 1000H 0FFFH
（60KB）
: 内部or 外部ROM
:
:
（4KB）
0000H
2、数据存储器空间
◆内部RAM空间=256B，低128B为数据存储器RAM， 另128B空间作为特殊寄存器SFR使用
◆外部RAM空间=64KB
★★
MCS-51的程序寻址范围为：0000HFFFFH MCS-51的内部RAM寻址范围为：00H7FH
例2－1：程序入口引导
ORG 0050H；INT0中断
SUB-IT0：…
接口控制电路
并行输入输出接口：4个8位I/O接口 串行输入输出接口：1个UART 复位逻辑RST：高电平复位（＞10ms）
中断控制逻辑：2个外部和3个内部中断
内部中断：1个串行口中断、2个计数器中断 外部中断：2个外部中断INT0、INT1
四、主要性能
小结
◆CPU：8位； ◆存储器：片内128B RAM、4KB ROM，片外可扩展64KB
64KB：0000H——FFFFH （c）内部+外部
内部4KB：0000H——0FFFH 外部60KB：1000H——FFFFH
EA=1时，访问内部程序存储器， 超出内部地址范围时，自动指向外部；
EA=0时，强行访问外部程序存储器, 不管内部是否有程序存储器。
EA管脚 的作用?
0FFFH : : :
复位：RST，高电平复位
外 时钟：XTAL1、XTAL2
部 结 存储器接口信号
/EA：低电平从外部程序存储器取指令 /PESN：取指令选通信号 ALE：外部地址锁存信号
构
/WR：外部数据写选通信号 /RD：外部数据读选通信号
I/O接口
P0口：外部数据总线和地址总线低8位或I/O口 P1口：I/O口 P2口：外部地址总线高8位或I/O口 P3口：I/O口或特殊端口
§2. MCS-51存储器配置
一、地址空间
4个物理存储器空间：内部ROM、外部ROM
1、程序存储器空间
内部RAM、外部RAM。
内部ROM+外部ROM的总空间=64 KB
三种程序存储器配置情况：
（a）内部ROM（或PROM、EPROM、EEPROM、FLASH ROM）
4KB：0000H——0FFFH （b）外部ROM（或PROM、EPROM、EEPROM、FLASH ROM）
特殊端口
串行口：RXD、TXD 中断接口：INT0、INT1 计数器：T0、T1
三、单片机的内部结构
时钟
外扩展部分
ROM存 储器
RAM存储器 SFR特殊寄存器
计数输入 T0 T1
定时/计数器
CPU
并行 I/O接口
串行 I/O接口
中断 系统
P0 P1 P2 P3
TXD RXD INT0 INT1
MCS-51单片机内部结构
入口地址是硬件自 动引导的程序跳转
入口
何谓入 口地址？
入口地址
0000H 0003H 000BH 0013H 001BH 0023H 002BH
用途
复位入口 INT0中断入口 CTC0中断入口 INT1中断入口 CTC1中断入口 串行口中断入口 CTC2中断入口（52系列）
ORG 0000H AJMP MAIN ORG 0003H AJMP SUB-IT0 ORG 000BH AJMP SUB-CT0 ORG 0013H AJMP SUB-IT1 ORG 001BH AJMP SUB-CT1 ORG 0023H AJMP SUB-UT
内部SFR寻址范围为：80HFFH MCS-51的外部RAM寻址范围为：0000HFFFFH
3、MCS—51单片机的分类
◆MCS—51单片机泛制8031、8051、8751等型号，其主要型号区 别在于其内部ROM的类型 ◆MCS—52系列单片机泛指8032、8052、8752等型号,它是对应 MCS—51系列单片机的加强型或称double型,主要是存储器加倍
PDIP
◆ CHMOS工艺的51单片机，44脚 方型塑封结构PLCC封装 ，如80C51
PDIP封装
HMOS工艺的51单片机
二、引脚定义
8051单片机的引脚定义： ◆2条电源线 ◆2条外接晶体振荡器 ◆4条控制和电源复用线 ◆32条I/O引脚
详细引脚描述参见表2－1－1
电源：VCC、VSS
算术逻辑运算单元ALU
累加器ACC
寄存器阵列、栈区
中央处理器CPU
状态标志PSW 程序指针PC、栈指针SP、数据指针DPTR
内 部
程序存储器ROM
指令译码逻辑 ——内部最多4KB ROM或EPROM
组 数据存储器RAM ——内部128B RAM以及特殊寄存器SFR块
成 时序控制逻辑 ——内部时钟振荡器及时序控制逻辑
存储器类型 内部 内部 内部
单片机
ROM EPROM RAM
其它
8031 / MCS—51 8051 4KB
8751 /
/ / 4KB
128B
4个8位可编程并行接口 2个16位定时/计数器 1个串行通信接口URAT
2个外部中断源
8032 / MCS—52 8052 8KB
8752 /
/ / 8KB
256B
RAM、64KB ROM； ◆4个8位I/O口，共32条I/O口线； ◆2个16位定时／计数器； ◆1个全双工通用异步串行通信端口； ◆2个外部、3个内部共5个中断源，2个中断优先级； ◆内部RAM以及特殊寄存器SFR可以位寻址，即拥有布尔 操作区； ◆乘除指令、布尔操作指令。