数字锁相环原理

1 锁相环路

主要内容：

 模块介绍

 项目训练

1、模块介绍

1.1 锁相环路基本工作原理

图6-1 锁相环路的基本组成框架

鉴相器（PD）：用以比较iu、ou相位， 输出反映相位误差 的电压()Dut。

环路滤波器（LF）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。

压控振荡器（VCO）：在()Cut控制下输出相应频率of。

图6-2 oU与iU的频率和相位之间的关系

两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。

若io，则称电路处于失锁状态，()iut和()out之间产生相位变化，鉴相器

2 输出误差电压()Dut，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()Cut，控制VCO 的角频率o，去接近i。最终使io，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相位误差。

1. 2 锁相环路的相位模型及性能分析

一、鉴相器(PD)

设压控振荡器的输出电压为

)(cos)(o0oomottUtu

ωo0 是压控振荡器未加控制电压固有振荡角频率，

o(t)是以ωo0为参考的瞬时相位，

环路输入电压为)sin()(iimitUtu，

其相位可改写为)()(io0o0io0ittttt，

则()iut与()out之间的瞬时相位差为)()()(oiettt，

设鉴相器具有正弦鉴相特性，则)(sin)(edDtAtu。

二、压控振荡器(VCO)

在cu= 0 附近，控制特性近似线性：

oo0oc()()tAut

o rad/(s)AV式中，是控制灵敏度（增益系数），单位

可见压控振荡器是一个理想的积分器，将积分符号用微分算子p=d/dt 的 倒数表示，则得

pll锁相环原理

PLL锁相环原理

PLL锁相环是一种常见的电路，它可以将输入信号的频率和相位与参考信号同步。PLL锁相环的原理是通过反馈控制，使输出信号的频率和相位与参考信号保持一致。PLL锁相环广泛应用于通信、计算机、音频、视频等领域。

PLL锁相环由相位检测器、低通滤波器、振荡器和分频器组成。相位检测器用于比较输入信号和参考信号的相位差，输出一个误差信号。低通滤波器用于滤除误差信号中的高频成分，得到一个平滑的误差信号。振荡器用于产生输出信号，其频率和相位受到误差信号的控制。分频器用于将输出信号分频，以便与参考信号进行比较。

PLL锁相环的工作原理如下：首先，输入信号和参考信号经过相位检测器比较，得到一个误差信号。然后，误差信号经过低通滤波器滤除高频成分，得到一个平滑的误差信号。接着，平滑的误差信号控制振荡器产生输出信号，其频率和相位受到误差信号的控制。最后，输出信号经过分频器分频，与参考信号进行比较，得到一个新的误差信号，反馈给相位检测器，形成一个闭环控制系统。

PLL锁相环的优点是具有高精度、高稳定性、快速响应等特点。它可以将输入信号的频率和相位与参考信号同步，实现信号的精确控制和处理。PLL锁相环在通信系统中广泛应用，例如频率合成器、时钟恢复器、调制解调器等。在计算机系统中，PLL锁相环用于时钟同步、数据传输等方面。在音频、视频系统中，PLL锁相环用于数字信号处理、数字时钟恢复等方面。

PLL锁相环是一种重要的电路，它可以实现信号的精确控制和处理。它的原理是通过反馈控制，使输出信号的频率和相位与参考信号保持一致。PLL锁相环在通信、计算机、音频、视频等领域都有广泛的应用。

基本组成和锁相环电路

1、频率合成器电路

频率合成器组成：

频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。如图 3-4所示。

在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop）来实现。

2.锁相环：

它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域

3.锁相环基本原理：

锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振 荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。

1、压控振荡器的输出经过采集并分频；

2、和基准信号同时输入鉴相器；

3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；

4、控制VCO，使它的频率改变；

5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。

锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。

锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。

数字锁相环原理及应用

.全数字锁相环结构及原理

数字锁相环的结构

数字锁相环的一般组成如下图1所示，由数字鉴相器（DPD， Digital Phase

Detector）、数字环路滤波器（DLF，Digital Loop Filter）、数字压控振荡器（DCO，Digital Control Oscillator）三部分组成。

图1 数字锁相环路的基本结构

(1)数字环路鉴相器（DPD）

数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是 对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。

(2)数字环路滤波器（DLF）

数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。

(3) 数字压控振荡器（DCO）

数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。

全数字锁相环工作原理

全数字锁相环的基本工作过程如下：

(1) 设输入信号 ui(t) 和本振信号（数字压控振荡器输出信号）uo(t) 分别是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压ud(t)。

(2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压uc(t) Uo(t)